[发明专利]基于忆阻器的乘法器

权利要求书

1.一种基于忆阻器的乘法器，其特征在于，包括1T1R阵列、乘数状态判断电路、N个开关模块和N个外围电路；N为不小于2的正整数；

所述1T1R阵列包括依次设置的第一1T1R子阵列、第二1T1R子阵列、第三1T1R子阵列、第四1T1R子阵列、第五1T1R子阵列、第六1T1R子阵列和第七1T1R子阵列，所述第一1T1R子阵列、所述第二1T1R子阵列、所述第四1T1R子阵列、所述第五1T1R子阵列和所述第六1T1R子阵列均分别包括N个1T1R单元，所述第三1T1R子阵列包括彼此间隔设置的4N个1T1R单元和4N个MOS管，所述第七1T1R子阵列包括N+1个1T1R单元；

所述第四1T1R子阵列的各1T1R单元n分别通过各所述开关模块连接所述第三1T1R子阵列中同一行的相应1T1R单元N+n，所述第一1T1R子阵列的各1T1R单元n分别通过各所述外围电路连接所述第七1T1R子阵列中下一行的相应1T1R单元n+1，所述乘数状态判断电路的输入端连接所述第四1T1R子阵列中第一个1T1R单元的底部电极线，所述乘数状态判断电路的输出端连接所述第一1T1R子阵列的底部电极线，所述乘数状态判断电路的驱动端用于连接驱动电压，所述乘数状态判断电路用于计算中间变量；n=1,2,…,N；

所述第二1T1R子阵列的各1T1R单元n分别连接所述第一1T1R子阵列中同一行的相应1T1R单元n和所述第三1T1R子阵列中同一行的相应1T1R单元N+n，所述第五1T1R子阵列的各1T1R单元分别连接所述第四1T1R子阵列和所述第六1T1R子阵列中同一行的相应1T1R单元，所述第六1T1R子阵列的各1T1R单元分别连接所述第七1T1R子阵列中同一行的相应1T1R单元。

2.根据权利要求1所述的基于忆阻器的乘法器，其特征在于，所述乘数状态判断电路包括第一开关器、第一反相器、第一电阻、第二电阻和第三电阻，所述第一开关器的一端连接所述第四1T1R子阵列中第一个1T1R单元的底部电极线，所述第一开关器的另一端连接所述第一反相器的输入端，所述第一电阻的一端连接所述第一反相器的输出端，所述第一电阻的另一端分别连接所述第二电阻的一端和所述第一1T1R子阵列的底部电极线，所述第二电阻的另一端接地，所述第三电阻的一端连接所述第一反相器的输入端，所述第三电阻的另一端用于连接驱动电压。

3.根据权利要求2所述的基于忆阻器的乘法器，其特征在于，所述第一开关器为MOS管。

4.根据权利要求1至3任一项所述的基于忆阻器的乘法器，其特征在于，所述开关模块为MOS管。

5.根据权利要求4所述的基于忆阻器的乘法器，其特征在于，所述外围电路包括第二开关器、第二反相器和第四电阻，所述第二开关器的一端连接所述第一1T1R子阵列中相应1T1R单元所在的顶部电极线，所述第二开关器的另一端分别连接所述第二反相器的输入端和所述第四电阻的一端，所述第二反相器n的输出端连接所述第七1T1R子阵列中下一行的相应1T1R单元n+1所在的顶部电极线，所述第四电阻的另一端用于连接驱动电压。

6.根据权利要求5所述的基于忆阻器的乘法器，其特征在于，所述第二开关器为MOS管。

7.根据权利要求2所述的基于忆阻器的乘法器，其特征在于，所述第三电阻的阻值位于所述第一反相器的开启阻值与关闭阻值之间，所述乘数状态判断电路在用于计算中间变量时，所述第三电阻的另一端接入高电平，若所述第四1T1R子阵列中的1T1R单元处于低阻态，则所述第一反相器的输入端电压为0V，所述第一反相器的输出端输出供电电压，所述供电电压经所述第一电阻和所述第二电阻分压衰减后输出复制电压至所述第一1T1R子阵列的底部电极线；

若所述第四1T1R子阵列中的1T1R单元处于高阻态，则所述第一反相器的输入端电压为所述供电电压，所述第一反相器的输出端输出0V电压至所述第一1T1R子阵列的底部电极线。

8.根据权利要求7所述的基于忆阻器的乘法器，其特征在于，所述乘法器在每计算出一个中间变量时，完成移位操作后与前一次累加结果执行一次加法操作得到当前次累加结果，将所述当前次累加结果之外的其余数据清零后返回计算下一个中间变量。