[发明专利]运算放大电路及运算放大芯片在审
申请号: | 202310397823.1 | 申请日: | 2023-04-06 |
公开(公告)号: | CN116317995A | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 包远鑫;王志轩;赵勇 | 申请(专利权)人: | 杭州微纳核芯电子科技有限公司 |
主分类号: | H03F3/45 | 分类号: | H03F3/45;H03F1/42 |
代理公司: | 杭州华进联浙知识产权代理有限公司 33250 | 代理人: | 贺才杰 |
地址: | 311200 浙江省杭州市萧山区宁围*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 运算 放大 电路 芯片 | ||
本申请涉及集成电路领域,特别是涉及一种运算放大电路及运算放大芯片。运算放大电路包括:一级放大电路,具有输入端、输出端及控制端,其输入端被配置为接收一对差分输入信号,并由其输出端输出经放大的一级放大信号;以及二级放大电路,具有输入端及输出端,其输入端与所述一级放大电路的输出端相连接,所述二级放大电路能够放大接收到的一级放大信号,并将获取的二级放大信号经所述二级放大电路的输出端反馈至所述一级放大电路的控制端,使得所述一级放大电路输出的一级放大信号增大,直至所述二级放大信号放大至预设增益。本发明实现运算放大电路增益的提高,由于没有增加运算放大电路的输出阻抗,因此且不会减小带宽。
技术领域
本申请涉及集成电路领域,特别是涉及一种运算放大电路及运算放大芯片。
背景技术
运算放大电路是一个内含多级放大电路的电子集成电路,其一级放大电路是差分放大电路,具有高输入电阻;二级放大电路主要进行电压放大,具有高电压放大倍数,一般由共源极放大电路构成。
为了提高运算放大电路的增益,现有技术通常通过提高晶体管输出阻抗的方式来实现,但是其导致运算放大电路带宽变小。
发明内容
基于此,有必要针对上述技术问题,提供一种运算放大电路及运算放大芯片,在提高增益的情况下保证带宽。
第一方面,本发明实施例提出一种运算放大电路,包括:
一级放大电路,具有输入端、输出端及控制端,其输入端被配置为接收一对差分输入信号,并由其输出端输出经放大的一级放大信号;以及
二级放大电路,具有输入端及输出端,其输入端与所述一级放大电路的输出端相连接,所述二级放大电路能够放大接收到的一级放大信号,并将获取的二级放大信号经所述二级放大电路的输出端反馈至所述一级放大电路的控制端,使得所述一级放大电路输出的一级放大信号增大,直至所述二级放大信号放大至预设增益。
通过二级放大电路放大接收到的一级放大信号,并将获取的二级放大信号经二级放大电路的输出端反馈至一级放大电路的控制端,使得一级放大电路输出的一级放大信号增大,直至所述二级放大信号放大至预设增益。本实施例实现运算放大电路增益的提高,由于没有增加运算放大电路的输出阻抗,因此且不会减小带宽。
在一实施例中,所述一级放大电路包括:
一级放大子电路,用于根据所述差分输入信号输出所述一级放大信号;
尾电流源电路,与所述一级放大子电路相连接,用于设置所述预设增益;
第一有源负载电路,与所述一级放大子电路相连接,用于作为所述一级放大子电路的有源负载;
所述第一有源负载电路的输入端与所述二级放大电路的输出端相连接,响应于所述二级放大信号的变化,相应调节所述有源负载的阻抗,使得所述一级放大信号增大。
在一实施例中,所述一级放大子电路包括共源极连接的第一NMOS管和第二NMOS管,所述第一NMOS管和所述第二NMOS管的栅极为所述一对差分输入信号的输入端,所述第一NMOS管和所述第二NMOS管的源极的衬底连接公共地,所述第二NMOS管的漏极为所述一级放大电路的输出端;
所述尾电流源电路包括共源极连接的第三NMOS管和第四NMOS管,所述第三NMOS管和所述第四NMOS管的源极连接公共地;所述第三NMOS管的栅极连接所述第一NMOS管的漏极,所述第四NMOS管的栅极连接所述第二NMOS管的漏极,所述第三NMOS管的漏极与所述第一NMOS管的源极相连接,所述第四NMOS管的漏极与所述第二NMOS管的源极相连接;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州微纳核芯电子科技有限公司,未经杭州微纳核芯电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310397823.1/2.html,转载请声明来源钻瓜专利网。