[发明专利]一种优化可靠性的MOS器件及其制造方法

说明书

本发明公开一种优化可靠性的MOS器件及其制造方法，该方法为：在第一导电类型的衬底上侧淀积外延层，外延层上刻蚀沟槽并在槽内回填单晶硅，后在该沟槽的上表面制作第二导电类型的体区；在沟槽右侧环区制作形成多个N+环；在外延层上侧长场氧化层，并将有源区内的场氧化层刻蚀去除；在有源区内的外延层上侧长栅氧化层，并在栅氧化层和场氧化层的上侧淀积多晶硅层，采用第二导电类型的杂质对多晶硅层进行掺杂，后刻蚀形成多晶栅和多晶硅条；在体区内和终端区的外延层外端内分别制作第一导电类型的源区和截止环区；再淀积介质层，并在介质层上刻蚀出接触孔；在介质层和接触孔内溅射金属层，金属层经刻蚀形成源极金属、栅极金属和截止环金属。

技术领域

本发明属于半导体技术领域，涉及一种优化可靠性的MOS器件及其制造方法。

背景技术

MOSFET（金属氧化物半导体场效应晶体管）器件在电路中主要承担开关作用，也会在反向偏压状态和高温环境下工作，所以芯片的可靠性和稳定性显得尤为重要。若器件长期工作于高温反偏条件，会导致器件退化，反向耐压性能降低，缩短器件使用寿命，严重可能导致电路瘫痪；为了提高器件的使用寿命并保证其所在电路的稳定工作，必须提高器件的可靠性。

现有技术方案是N型平面高压超结MOSFET，且目前生产中常用的钝化层为PSG+氮化硅或PSG+氮化硅加聚酰亚胺，其绝缘效果较好，但无法规避外加电场和可动电荷的影响，使器件运行稳定性下降。

在制造过程中，由于各方面因素，可能导致器件表面离子沾污或电荷积累，此时在靠近衬底和外延的表面感生出极性相反的电荷，影响表面电导率和电场曲率；当热载流子注入到绝缘层中会储存并长期停留，这就导致了器件可靠性的降低。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提出了一种优化可靠性的MOS器件及其制造方法，其具体技术方案如下：

一种优化可靠性的MOS器件的制造方法，包括：

提供第一导电类型的衬底，在所述衬底上侧淀积外延层；

在有源区内的外延层的上侧执行JEFT注入操作，以形成JEFT区；

在JEFT注入操作完成后的外延层上刻蚀形成多个沟槽；

对沟槽回填第二导电类型掺杂的单晶硅；

在有源区内回填好的沟槽的上表面进行N型体区注入和体区退火操作，以制作形成第二导电类型的体区；

在沟槽右侧环区做N型环注入并推结，形成多个N+环；

在外延层上侧长场氧化层，并将有源区内的场氧化层刻蚀去除；

在有源区内的外延层上侧长栅氧化层，并在栅氧化层和场氧化层的上侧淀积多晶硅层，采用第二导电类型的杂质对所述多晶硅层进行掺杂，然后对掺杂后的多晶硅层进行刻蚀，形成设置在栅氧化层上侧的多晶栅和多个设置在场氧化层上侧的多晶硅条；

在体区内和终端区的外延层外端内分别制作第一导电类型的源区和截止环区；

在外延层、多晶栅、场氧化层、多晶硅条上侧淀积介质层，并在介质层上刻蚀形成接触孔；

在介质层和接触孔内溅射金属层，金属层经刻蚀形成源极金属、栅极金属和截止环金属。

进一步的，所述衬底和外延层采用硼元素掺杂，且外延层掺杂浓度较衬底低，衬底电阻率比外延层电阻率大100~1000个数量级。

进一步的，所述形成JEFT区的具体操作过程为：先在有源区内的外延层上普长一层400~600埃的氧化层；然后进行JEFT光刻和JEFT注入操作，JEFT注入化合物为三氟化硼。

进一步的，所述形成多个沟槽的具体操作过程为：先在外延层上匀光刻胶，然后再利用光刻版进行光刻，接着进行刻蚀操作，形成沟槽。

进一步的，所述体区注入元素为磷，所述场氧化层的厚度为8000~12000埃，所述栅氧化层的厚度为500~1500埃，所述多晶硅层的厚度7000~10000埃。