[发明专利]一种基于FPGA的DDC数字控制方法及系统

说明书

本申请实施例提供了一种基于FPGA的DDC数字控制方法及系统。该基于FPGA的DDC数字控制系统包括I数据通道、Q数据通道和FPGA数控振荡器；所述I数据通道包括依次耦合的第一混频器、第一滤波单元和第一增益控制单元；所述Q数据通道包括依次耦合的第二混频器、第二滤波单元和第二增益控制单元；所述FPGA数控振荡器的输出端分别与所述第一混频器和第二混频器耦合；所述FPGA数控振荡器用于，向所述第一混频器输出第一振荡信号，向所述第二混频器输出第二振荡信号；所述第一混频器用于，根据数字信号和所述第一振荡信号得到I基带信号；所述第二混频器用于，根据所述数字信号和所述第二振荡信号得到Q基带信号。

技术领域

本申请涉及通信下变频技术领域，尤其涉及一种基于FPGA的DDC数字控制方法及系统。

背景技术

射频无线通信包括发射机和接收机。发射机将数据承载在基带信号上，通过上变频将基带信号转为中频信号或更高频的射频信号发送至接收机。接收机对接收到的信号进行下变频，得到承载了数据的基带信号。数字下边频(Digital down converter,DDC)器是接收机中的重要器件。

发明内容

本申请实施例提供一种基于FPGA的DDC数字控制方法及系统，给出了一种基于FPGA实现下变频器的可行性方案。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供了一种基于FPGA的DDC数字控制系统，该系统包括I数据通道、Q数据通道和FPGA数控振荡器；所述I数据通道包括依次耦合的第一混频器、第一滤波单元和第一增益控制单元；所述Q数据通道包括依次耦合的第二混频器、第二滤波单元和第二增益控制单元；所述FPGA数控振荡器的输出端分别与所述第一混频器和第二混频器耦合；

所述FPGA数控振荡器用于，向所述第一混频器输出第一振荡信号，向所述第二混频器输出第二振荡信号；

所述第一混频器用于，根据数字信号和所述第一振荡信号得到I基带信号；

所述第二混频器用于，根据所述数字信号和所述第二振荡信号得到Q基带信号。

在本申请实施例中，通过FPGA构成FPGA数控振荡器来实现数控振荡器的功能。FPGA数控振荡器向第一混频器输出第一振荡信号，向第二混频器输出第二振荡信号。模数转换器输入中频信号或射频信号，并通过模数转换得到数字信号，而后将数字信号分别输出至第一混频器和第二混频器。而后第一混频器将输入的数字信号通过第一振荡信号进行混频得到第一基带信号。第二混频器将输入的数字信号通过第二振荡信号进行混频得到第二基带信号。而后通过第一滤波单元对第一基带信号进行滤波处理后输出至第一增益控制单元，第二滤波单元对第二基带信号进行滤波处理后输出至第二增益控制单元。第一增益控制单元和第二增益控制单元分别对输入的基带信号进行处理后，输出至后级的控制器或者基带信号处理单元等单元。通过后级的控制器等单元对增益控制后的两路基带信号进行输出。其中，第一增益控制单元和第二增益控制单元用于将I基带信号和Q基带信号的信号功率增益等大小保持一致，以便于后续对两路信号进行处理。

在一种可能的实施方式中，所述FPGA数控振荡器包括相位累加器、FPGA处理器和存储器；所述存储器中存储有正弦信号数据；

所述相位累加器电路输入端用于根据时钟控制信号输入频率控制字，并按照时钟周期进行累加得到频率累加信号；所述频率累加信号用于指示所述存储器的地址；

所述FPGA存储器用于，根据频率累加信号和所述正弦信号数据得到所述第一振荡信号和所述第二振荡信号；所述第一振荡信号和所述第二振荡信号的相位相差90°。