[发明专利]一种基于FPGA的DDC数字控制方法及系统

权利要求书

1.一种基于FPGA的DDC数字控制系统，其特征在于，包括I数据通道、Q数据通道和FPGA数控振荡器；所述I数据通道包括依次耦合的第一混频器、第一滤波单元和第一增益控制单元；所述Q数据通道包括依次耦合的第二混频器、第二滤波单元和第二增益控制单元；所述FPGA数控振荡器的输出端分别与所述第一混频器和第二混频器耦合；

所述FPGA数控振荡器用于，向所述第一混频器输出第一振荡信号，向所述第二混频器输出第二振荡信号；

所述第一混频器用于，根据数字信号和所述第一振荡信号得到I基带信号；

所述第二混频器用于，根据所述数字信号和所述第二振荡信号得到Q基带信号。

2.根据权利要求1所述的系统，其特征在于，所述FPGA数控振荡器包括相位累加器、FPGA处理器和存储器；所述存储器中存储有正弦信号数据；

所述相位累加器电路输入端用于根据时钟控制信号输入频率控制字，并按照时钟周期进行累加得到频率累加信号；所述频率累加信号用于指示所述存储器的地址；

所述FPGA存储器用于，根据频率累加信号和所述正弦信号数据得到所述第一振荡信号和所述第二振荡信号；所述第一振荡信号和所述第二振荡信号的相位相差90°。

3.根据权利要求1或2所述的系统，其特征在于，所述第一滤波单元和/或所述第二滤波单元包括积分梳状滤波器。

4.根据权利要求3所述的系统，其特征在于，所述第一滤波单元和/或所述第二滤波单元还包括半带滤波器；所述积分梳状滤波器的输出端与所述半带滤波器的输入端耦合。

5.根据权利要求4所述的系统，其特征在于，所述第一滤波单元和/或所述第二滤波单元还包括多相滤波器；所述多相滤波器的输入端与所述半带滤波器的输出端耦合。

6.根据权利要求5所述的系统，其特征在于，所述多相滤波器包括255阶滤波器。

7.一种基于FPGA的DDC数字控制方法，其特征在于，基于一种基于FPGA的DDC数字控制系统；所述系统包括I数据通道、Q数据通道和FPGA数控振荡器；所述I数据通道包括依次耦合的第一混频器、第一滤波单元和第一增益控制单元；所述Q数据通道包括依次耦合的第二混频器、第二滤波单元和第二增益控制单元；所述FPGA数控振荡器的输出端分别与所述第一混频器和第二混频器耦合；所述方法包括

控制所述FPGA数控振荡器向所述第一混频器输出第一振荡信号，向所述第二混频器输出第二振荡信号；

控制所述第一混频器根据数字信号和所述第一振荡信号得到I基带信号；

控制所述第二混频器根据所述数字信号和所述第二振荡信号得到Q基带信号。

8.根据权利要求7所述的方法，其特征在于，所述FPGA数控振荡器包括相位累加器、FPGA处理器和存储器；所述存储器中存储有正弦信号数据；所述控制所述FPGA数控振荡器向所述第一混频器输出第一振荡信号，向所述第二混频器输出第二振荡信号，包括

根据时钟控制信号控制所述相位累加器电路输入端输入频率控制字，并按照时钟周期进行累加得到频率累加信号；所述频率累加信号用于指示所述存储器的地址；

根据所述时钟控制信号控制所述FPGA存储器根据频率累加信号和所述正弦信号数据得到所述第一振荡信号和所述第二振荡信号；所述第一振荡信号和所述第二振荡信号的相位相差90°。

9.一种电子设备，其特征在于，包括电路板和如权利要求1-6任一项所述的系统；所述系统安装在所述电路板上。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括指令；当所述指令在如权利要求9所述的电子设备上运行时，使得所述电子设备执行如权利要求8-9任一项所述的方法。