[发明专利]一种仿真测试中闪存地址管理方法、装置、设备及介质

说明书

本发明提出了一种仿真测试中闪存地址管理方法，包括：分别建立第一数组以及第二数组；写操作时，在闪存中随机获取可用块地址以及可用字线地址，作为第一笔写操作对应的第一卷中第一存储矩阵中的块地址以及字线地址；随后每笔写操作中，在第一卷中第一存储矩阵中的块地址以及字线地址绕圈依次累加；将每笔写操作对应的实际卷地址、实际存储矩阵地址、实际块地址、实际字线地址分别对应存储至第一数组、第二数组中；根据第一数组、第二数组分别存储的地址信息，进行读操作，以降低在闪存中仿真测试过程中出现的读空页次数，本发明还提出了一种仿真测试中闪存地址管理装置、设备及介质，有效地降低在闪存中仿真测试过程中出现的读空页次数。

技术领域

本发明涉及闪存测试领域，尤其是涉及一种仿真测试中闪存地址管理方法、装置、设备及介质。

背景技术

NAND FLASH(闪存)是一种非易失性随机访问存储介质，具有读写速度快，使用周期长，数据存储稳定等优点。针对NAND FLASH的物理地址访问，通常是通过LBA(logicalblock address，逻辑块地址)进行地址管理。LBA的层级包括lun(卷)、plane(存储矩阵)、block(块或数据块)、wordline(字线)。一个封装好的闪存芯片有若干个lun，一个lun又分为多个plane，plane内部包含若干block，每个block包含若干wordline。

相关技术中，NAND FLASH控制器仿真测试中，LBA通常会在地址要求范围内进行随机选择，会出现大量读空页现象，对仿真的数据纠错验证造成困难。

为避免该问题的出现，本专利提出了一种仿真测试中闪存地址管理方法、装置、设备及介质，以降低在闪存中仿真测试过程中出现的读空页次数。

发明内容

本发明为了解决现有技术中存在的问题，创新提出了一种仿真测试中闪存地址管理方法、装置、设备及介质，有效解决由于现有技术造成在闪存中仿真测试过程中出现的读空页次数过多的问题，有效地降低在闪存中仿真测试过程中出现的读空页次数，避免了对闪存仿真测试的数据纠错验证造成困难。

本发明第一方面提供了一种仿真测试中闪存地址管理方法，包括：

分别建立第一数组以及第二数组，所述第一数组包括卷地址、字线地址、块地址；所述第二数组包括卷地址、字线地址、存储矩阵地址以及与卷地址、字线地址、存储矩阵地址同时关联对应的块地址；

响应于对闪存进行写操作时，在闪存中随机获取可用块地址以及可用字线地址，作为第一笔写操作对应的第一卷中第一存储矩阵中的块地址以及字线地址；随后每笔写操作中，基于已随机获取的可用块地址以及可用字线地址，在第一卷中第一存储矩阵中的块地址以及字线地址绕圈依次累加；

将每笔写操作对应的实际卷地址、实际存储矩阵地址、实际块地址、实际字线地址分别对应存储至第一数组、第二数组中；

根据第一数组、第二数组分别存储的地址信息，进行读操作，以降低在闪存中仿真测试过程中出现的读空页次数。

可选地，所述随后每笔写操作中，基于已随机获取的可用块地址以及可用字线地址，在第一卷中第一存储矩阵中的块地址以及字线地址绕圈依次累加具体为：

随后每笔写操作中，基于已随机获取的可用块地址以及可用字线地址的基础上，在第一卷中第一存储矩阵中的块地址依次累加，字线地址不变；待第一卷中第一存储矩阵中块地址到达最大值后，块地址归零，字线地址依次累加。

进一步地，针对涉及多个存储矩阵的写操作，每个存储矩阵中的块地址相同或依次累加。

可选地，根据第一数组、第二数组分别存储的地址信息，进行读操作，以降低在闪存中仿真测试过程中出现的读空页次数具体包括：

读操作时，首先判断第一数组是否为空；

如果为空，则随机读空页；