[发明专利]音频处理系统、芯片及电子设备在审
| 申请号: | 202310272823.9 | 申请日: | 2023-03-16 |
| 公开(公告)号: | CN116233530A | 公开(公告)日: | 2023-06-06 |
| 发明(设计)人: | 吕长明;马德寰;韩光远;张晓艳 | 申请(专利权)人: | 海宁奕斯伟集成电路设计有限公司;北京奕斯伟计算技术股份有限公司 |
| 主分类号: | H04N21/439 | 分类号: | H04N21/439;H04N21/233 |
| 代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 任少瑞 |
| 地址: | 314400 浙江省嘉兴市海宁市海*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 音频 处理 系统 芯片 电子设备 | ||
本发明提供一种音频处理系统、芯片及电子设备,包括:数据拼接子系统和数据拼接子系统对应的至少两个音频处理子系统;数据拼接子系统包括:数据拼接模块、第一缓存器和至少两个第一重采样模块;第一重采样模块和音频处理子系统一一对应;第一重采样模块,用于基于预设采样频率,对与第一重采样模块对应的音频处理子系统中的音频数据进行重采样,得到第一重采样数据;数据拼接模块,用于基于预设位宽,对至少两个第一重采样模块各自得到第一重采样数据进行拼接处理,得到目标数据;第一缓存器,用于缓存目标数据。本发明提供的音频处理系统、芯片及电子设备用于降低CPU的负载。
技术领域
本发明涉及音频信号处理技术领域,尤其涉及一种音频处理系统、芯片及电子设备。
背景技术
电视系统级芯片(TV SoC芯片)中包括音频处理系统(Audio Process System)。音频处理系统中包括多个子系统。
在相关技术中,音频处理系统中的多个子系统相互独立的设计,在需要获取多个子系统输出的数据的情况下,处理器(Central Processing Unit,CPU)需要单独获取每个子系统输出的数据,导致CPU的负载较大。
因此,如何设计多个子系统,以便CPU较为容易获取多个子系统输出的数据,从而降低CPU的负载,成为亟待解决的技术问题。
发明内容
本发明提供一种音频处理系统、芯片及电子设备,用以解决现有技术中如何设计多个子系统,以便CPU较为容易获取多个子系统输出的数据,实现降低CPU的负载的目的。
本发明提供一种音频处理系统,包括:数据拼接子系统和所述数据拼接子系统对应的至少两个音频处理子系统;其中,所述数据拼接子系统包括:数据拼接模块、第一缓存器和至少两个第一重采样模块;所述第一重采样模块和所述音频处理子系统一一对应;
所述第一重采样模块,用于基于预设采样频率,对与所述第一重采样模块对应的音频处理子系统中的音频数据进行重采样,得到第一重采样数据;
所述数据拼接模块,用于基于预设位宽,对所述至少两个第一重采样模块各自得到的第一重采样数据进行拼接处理,得到目标数据;
所述第一缓存器,用于缓存所述目标数据。
根据本发明提供的一种音频处理系统,所述音频处理子系统包括:通道选择模块和第一预处理模块;
所述通道选择模块,用于从多个通道的回采数据,获取N个通道的回采数据;N大于或等于1且小于多个通道的总数量;
所述第一预处理模块,用于对所述N个通道的回采数据进行预处理,得到所述音频数据。
根据本发明提供的一种音频处理系统,所述N个通道的回采数据为以下任一种:
自定义的N个通道的回采数据;
所述多个通道的回采数据中数据质量最优的前N个通道的回采数据。
根据本发明提供的一种音频处理系统,所述音频处理子系统还包括:第二缓存器和第三缓存器;
所述第二缓存器,用于缓存所述N个通道的回采数据;
所述第三缓存器,用于缓存所述音频数据。
根据本发明提供的一种音频处理系统,所述音频处理系统还包括:双倍速率同步动态随机存储器;
所述双倍速率同步动态随机存储器,用于存储所述多个通道的回采数据。
根据本发明提供的一种音频处理系统,所述音频处理系统还包括高速率数据处理子系统;所述高速率数据处理子系统包括:第二预处理模块和第二重采样模块;
所述第二预处理模块,用于对输入的高速率数据进行预处理;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海宁奕斯伟集成电路设计有限公司;北京奕斯伟计算技术股份有限公司,未经海宁奕斯伟集成电路设计有限公司;北京奕斯伟计算技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310272823.9/2.html,转载请声明来源钻瓜专利网。





