[发明专利]一种基于FPGA时间序列的视频字符叠加方法

说明书

本发明属于图像处理技术在FPGA的应用领域，具体涉及一种在FPGA平台以时间序列的方式实现字符叠加的方法，所述方法包括以下步骤：步骤1：上位机模块通过RS232对叠加模式进行配置；步骤2：基于时间序列建立各个常用字符的逻辑生成模块；步骤3：在视频流中调用需要显示的各个字符模块。该方法基于FPGA时序序列逻辑，对常用字符按照行列地址位置偏移的方式进行模块设计，按照显示内容的需要，调用各个字符的时序模块，实现字符串在视频图像的完整叠加。

技术领域

本发明属于图像处理技术在FPGA的应用领域，涉及一种基于FPGA时间序列的视频字符叠加方法。

背景技术

随着集成电路技术的发展，高性能处理器的处理能力越来越强，可实现各种复杂的图像和视频处理功能，如图像采集、图像处理、视频压缩、视频存储、字符叠加等功能。字符叠加功能在图像标注和视频监控领域的应用比较普遍，通过在视频数据中叠加必要的字符，可实现对图像关键位置或视频关键帧的标注，对于关键信息的获取和图像的分析具有重要意义。因此，字符叠加已成为视频监控等领域一个必备功能。目前，字符叠加的实现方式很多且比较成熟，如ARM、DSP、FPGA等芯片均可实现该功能实时处理，对于实时性不做要求的字符叠加采用纯软件的方式实现则更为简单快捷。

基于DSP的字符叠加方法在国内外的应用已经很成熟，国外如美国Ti公司的TMS320DM8148、TMS320DM8168方案，该芯片内置字符叠加OSD(OnScreenDisplay)模块，通过简单的模块调用和配置，即可实现在高清视频上叠加字符或者图片；国内如华为海思的Hi3516、Hi3559等高性能ARM处理器，其在安防领域的应用比较成熟，内置的字符叠加OSD模块,基于Linux操作系统，可在多路视频采集显示的同时为每一路视频叠加所需的字符或者图片，该功能接口简单且配置灵活。

基于FPGA的字符叠加方法主要应用在以FPGA作为主处理模块的方案中，FPGA在实现高速图像或视频采集的同时，通过逻辑实现字符叠加。传统方案一般将字库存储在外部FLASH或者内部BRAM中，字库中字符大小和字体固定，需要显示时通过访问字库，调用相应字符实现显示；字库中需要显示的位置其像素值为255，不需要显示的位置为0。使用此方法只需要单个FPGA芯片即可实现，方案简单，实时性强；但是其编程实现逻辑复杂，内部RAM资源消耗大，且功能单一，实现高级功能对编程和调试带来很大挑战。

中国专利CN104023182A公开了一种基于FPGA的字符叠加装置及叠加方法，该专利的实现需要从字库中读取字符；专利CN202772993U公开了一种字符叠加中快速加载字符的装置,通过字库芯片的并行接口与FPGA芯片相连,有效提高了字符的加载速度；专利CN207530948U涉及一种视频字符叠加系统，其字符存储在块RAM存储器中；专利CN111311479A公开的一种基于FPGA字符叠加的方法，将字符存储在只读存储器。

发明内容

(一)发明目的

本发明的目的是：提供一种基于FPGA时间序列的视频字符叠加方法，不需要外部存储模块或者FPGA内部BRAM资源建立字库，而是充分利用其LUT单元，以时间序列的方式建立字符的动态显示逻辑，在视频显示的过程中以流水线的方式将字符嵌入，实现高速高效、简单快捷、节省资源的字符叠加。

(二)技术方案

为了解决上述技术问题，本发明提供一种基于时间序列FPGA字符叠加方法，所述方法基于FPGA时序序列逻辑，对常用字符按照行列地址位置偏移的方式进行模块设计，按照显示内容的需要，调用各个字符的时序模块，实现字符串在视频图像的完整叠加。

所述方法包括以下步骤：

步骤1：上位机模块通过RS232对叠加模式进行配置；

步骤2：基于时间序列建立各个常用字符的逻辑生成模块；

步骤3：在视频流中调用需要显示的各个字符模块。