[发明专利]一种基于FPGA时间序列的视频字符叠加方法

权利要求书

1.一种基于FPGA时间序列的视频字符叠加方法，其特征在于，所述方法基于FPGA时间序列逻辑，对常用字符按照行列地址位置偏移的方式进行模块设计，按照显示内容的需要，调用各个字符的时序模块，实现字符串在视频图像的完整叠加。

2.如权利要求1所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，所述方法包括以下步骤：

步骤1：上位机模块通过RS232对叠加模式进行配置；

步骤2：基于时间序列建立各个常用字符的逻辑生成模块；

步骤3：在视频流中调用需要显示的各个字符模块。

3.如权利要求2所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤1中，上位机模块通过RS232串口与FPGA进行通信，RS232串口采用DB9接插件；在FPGA中设计串口通信的逻辑模块。

4.如权利要求3所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤1中，通过上位机串口通信的方式配置字符叠加的模式：发送字符开关指令，打开或关闭字符叠加功能；发送起始地址命令，配置字符在图像像素中的起始位置；发送字体颜色指令，配置字体在图像中的显示颜色；发送字符长度指令配置需要显示多少个字符；字符内容指令配置需要显示的字符内容。

5.如权利要求4所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤2包括如下子步骤：

步骤21：由字模工具模块生成所需字符的点阵排列，字符大小不同其点阵排列不同；

步骤22：由FPGA锁相环PLL生成视频的像素时钟，以该时钟为基准，行信号为辅助，按照视频图像分辨率大小分别进行行列计数，且行列计数的起始相对地址均为0；

步骤23：由该字符的点阵排列，行列计数器计数到该点阵对应位置时，将该位置像素值置为255，其它位置的像素值为保持原始图像的像素值不变；通过上述流水线方式推进，直到整个字符的点阵位置全部覆盖；

步骤24：重复以上步骤，对常见字符编写对应的字符生成模块。

6.如权利要求5所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤21中，根据不同的字符大小，生成不同的点阵排列，显示部分为1，实际应用中显示像素值为255；不显示部分为0，实际应用中显示像素值为0。

7.如权利要求6所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤21中，常见字符包括0～9、a～z、A～Z以及标点符号。

8.如权利要求7所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤21中，常见字符大小格式为8×8、16×16。

9.如权利要求8所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤22中，字符点阵的位置公式为：

像素点位置＝(行起始+行计数)×图像的宽度+(列起始+列计数)；

行起始和列起始位置均由外部接口指定。

10.如权利要求9所述的基于FPGA时间序列的视频字符叠加方法，其特征在于，步骤3包括如下子步骤：

步骤31：根据外部接口输入的指令，获取字符的长度、单个字符的大小，以及首字符的起始行列地址；

步骤32：根据要显示的字符内容进行逻辑判断，选择需要调用的字符模块；

步骤33：根据全部字符长度，当字符长度超过图像的宽度时，自动切换到下一个字符行，该起始地址变为行首地址加上单个字符高度；

步骤34：对于同一行的字符，行起始位置保持一致，根据单个字符宽度，第二个字符的列位置为首字符列地址加上单个字符宽度；后续字符以此类推；

步骤35：视频图像输出时，根据行列地址进行判断，当该位置为字符位置时输出字符像素数据，该位置不是字符时输出原始图像的像素数据。