[发明专利]一种自适应SPI接口装置及自适应时序校准方法

说明书

本发明公开了一种自适应SPI接口装置及自适应时序校准方法，包括主设备接口和从设备接口；主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输出端分别与数据缓冲器、接口时序电路和时钟源输入端连接。实现了自适应时序，时序免调试，调试效率高。

技术领域

本发明属于SPI通信领域，涉及一种自适应SPI接口装置及自适应时序校准方法。

背景技术

SPI是一种高速的全双工，同步的通信总线，一般由3或4根线组成。SPI接口广泛应用于芯片/设备(本文中“芯片”和“设备”可互换)间通讯如：MCU、FLASH、EEPROM、ADC等。

SPI以主从方式工作，由主芯片发起数据传输，一个主芯片可以连接一个或多个从芯片。

实际应用中，主芯片需要根据从芯片SPI接口的工作模式配置自己的SPI接口的工作模式，只有主从芯片工作模式一致时，两者才能正常、稳定的通信。由于不同类型的芯片或同一类型芯片不同生产厂家的工作模式可能不同，导致主芯片需要人为的修改程序以重新适配从芯片模式，这种方式调试效率低且容易出错。此外，一种更为隐蔽的故障模式是：当主从芯片的SPI模式不匹配，总线时序靠近标准时序的临界态时，总线也有可能正常通信，但由于时序余量非常小，系统的可靠性很差，例如在不同的环境温度下通信数据会出现错误，并且这种不稳定态引起的问题在实际工程中也难以排查。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种自适应SPI接口装置及自适应时序校准方法，实现了自适应时序，时序免调试，调试效率高。

为达到上述目的，本发明采用以下技术方案予以实现：

一种自适应SPI接口装置，包括主设备接口和从设备接口；

主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输出端分别与数据缓冲器、接口时序电路和时钟源输入端连接。

优选的，当主设备接口和从设备接口采用四线制连接时，时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号、主出从入信号和主入从出信号。

优选的，当主设备接口和从设备接口采用三线制连接时，自时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号和双向数据信号。

优选的，主设备接口连接有主设备，从设备接口连接有从设备；

主设备和从设备采用FPGA、MCU、DSP、CPU、GPU、CPLD、FLASH、PLL、ADC、DAC、放大器、衰减器、收发机或传感器。

一种基于上述装置的自适应时序校准方法，包括以下过程：

主设备接口和从设备接口连接后，以主设备接口作为自适应端时：

S1，主从设备接口进入校准模式，主设备接口发起校准，从设备接口响应校准；

S2，主设备接口依次配置多个SPI模式；

S3，主设备接口配置时钟相位为标准相位，即时钟沿与数据变化对齐；

S4，主设备接口写数据到从设备接口，并接收从设备接口的数据；

S5，主设备接口判断写和读的数据一致性，如果不一致，回到S2，切换下一SPI模式，如果一致，则继续下一步；

S6，主设备接口依次配置时钟相位为超前和滞后，即时钟沿相对于数据变化沿超前或滞后一定相位；