[发明专利]一种基于FPGA的AIS时隙计算方法及设备

说明书

本发明公开了一种基于FPGA的AIS时隙计算方法及设备。该方法包括提供外部参考时钟并接收GNSS串口信号和秒脉冲信号，解析获得秒时刻信息，并判断秒脉冲信号和秒时刻信息的连续性；根据秒脉冲信号的周期计算获得所述主时钟信号的1秒计数值；根据主时钟信号的1秒计数值计算获得2个AIS时隙间隔的计数值；采用前1秒的秒时刻信息超前判断当前秒脉冲的时刻，并将秒脉冲信号分奇偶秒时刻来对AIS时隙计数值进行修正，然后再生成AIS时隙脉冲信号和AIS时隙编号。本发明实现了高精度的AIS时隙计算功能，实现逻辑简单，对FPGA要求非常低，可选用市场上的最小单元实现。

技术领域

本发明涉及AIS时隙计算技术领域，具体涉及一种基于FPGA的AIS时隙计算方法及设备。

背景技术

AIS（Automatic Identification System，自动识别系统）是以全球卫星定位系统信息为基础，能够为岸站和船站提供相关信息来跟踪监视海事船舶的系统。该系统工作在VHF海事频段（161.975MHz和162.025MHz），能够发送船舶的静态信息、动态信息以及航次信息等，其中静态信息包括船舶的MMSI号、呼号、船名、船舶长宽信息以及船舶类型等；动态信息包括船舶当前的航行位置、航速、航向等；航次信息则包括了本次航行的吃水深度、货物类型、目的港口等。

AIS系统的接入方式为时分多址，包括SOTDMA（Self）、CSTDMA、FATDMA、ITDMA、RATDMA等。同时，AIS系统将一分钟划分为2250个时隙，每个时隙占26.667ms时间。需要做发接入的AIS设备，首先需要完成本机的时间同步，根据ITU-R M.1371-5的要求，AIS设备的时隙误差不能超过312us。

时间同步过程属于协议栈层的任务，现有设备一般将时间同步计算过程放在微控器中，使用微控器内部的RTC（定时器）来完成时间的切片，但由于微控器本身计算速度和精度的限制，计算产生的时间划分往往不精准、不稳定。本方案将使用FPGA技术，实现高精度、高稳定度的AIS时隙计算过程，达到在有良好GNSS信号条件下（秒脉冲精度10ns），时隙误差不超过10us。

目前使用微控器单片机方案的AIS设备往往不具备时隙计算功能，导致设备实际上都是混乱随机发射信号的；同时，因为单片机的计算速度和精度受限，其时隙计算的精度也往往达不到标准要求。

发明内容

本发明的目的是针对现有技术存在的不足，提供一种基于FPGA的AIS时隙计算方法及设备。

为实现上述目的，在第一方面，本发明提供了一种基于FPGA的AIS时隙计算方法，包括：

步骤1、提供外部参考时钟至FPGA模块，并将所述外部参考时钟转换为主时钟信号和分时钟信号；

步骤2、通过所述FPGA模块接收GNSS信号，所述GNSS信号包括GNSS串口信号和秒脉冲信号，采用分时钟信号依次对所述GNSS串口信号进行数据解析和报文解析，以获得秒时刻信息，并基于秒脉冲信号和秒时刻信息分别判断秒脉冲信号和秒时刻信息的连续性，并输出连续性判断结果；

步骤3、根据秒脉冲信号的周期计算获得所述主时钟信号的1秒计数值；

步骤4、根据所述主时钟信号的1秒计数值计算获得2个AIS时隙间隔的计数值；

步骤5、若所述连续性判断结果为秒脉冲信号和秒时刻信息均是连续时，则采用前1秒的秒时刻信息超前判断当前秒脉冲信号的时刻，并将所述秒脉冲信号分奇偶秒时刻来对所述AIS时隙计数值进行修正，具体如下：

1）在偶数秒的秒脉冲信号上升沿的下一个周期将AIS时隙计数值修正为1；

2）在奇数秒的秒脉冲信号上升沿的下一个周期将AIS时隙计数值修正为2个AIS时隙间隔的计数值的一半；