[发明专利]一种带隙基准电流电路模块

说明书

本发明提供了一种带隙基准电流电路模块，其通过引入了额外支路电流对温度进行曲率补偿，并通过预置LDO调制和共模抵消方案减小了输出电源纹波，并利用输出端并联电容进一步减小了中低频的电源纹波和噪声。

技术领域

本发明涉及带隙基准电路相关技术领域，具体涉及一种带隙基准电流电路模块。

背景技术

带隙基准电路模块是电源管理系统、模数/数模转换器（ADC/DAC）、锁相环（PLL）等模拟集成电路中基础且重要的电路，其首要设计目标是由于目前集成电路随温度变化而其工艺参数发生非线性变化条件下，在较宽的温度变化范围内仍能保持输出受温度影响尽量小的精确电压源或电流源；除了温度变化会对基准输出造成不可避免的偏差外，来自供电输入电压的高频电源纹波与器件中本身的噪声同时会降低基准电压源和电流源的精度；基准电压源和电流源的精度影响电源管理系统的电源纯净程度、高精度模数/数模转换器的分辨率、锁相环的相位噪声等电路指标参数。

因此，当前亟需设计一款温度漂移小、高电源抑制比、低噪声的带隙基准电流电路模块，来满足设计目标。

发明内容

为了解决上述内容中提到的问题，本发明提供了一种带隙基准电流电路模块，其通过引入了额外支路电流对温度进行曲率补偿，并通过预置LDO调制和共模抵消方案减小了输出电源纹波，并利用输出端并联电容进一步减小了中低频的电源纹波和噪声。

其技术方案是这样的：一种带隙基准电流电路模块，其特征在于：所述电路模块包括电阻R1和电阻R2，所述R1和R2串联后与N型BJT管Q3并联，且并联后一端连接至供电电压PRE-LDO1，另一端连接至N型MOS管M5的漏极，所述R1和R2所产生的分压输入至N型BJT管Q1的基极，所述Q3的集电极和基极相连后连接至PRE-LDO1、发射极连接至M5的漏极；

所述电路模块还包括电阻R3，所述R3的一端连接至PRE-LDO1，另一端连接至P型MOS管M1的源极、Q1的集电极、N型BJT管Q5的集电极，所述M1的漏极和栅极相连且漏极连接至N型MOS管M9的漏极；

所述电路模块还包括电阻R4，所述R4的一端连接至PRE-LDO1，另一端连接至P型MOS管M2的源极、N型BJT管Q2的集电极、N型BJT管Q4的集电极，所述Q1和Q2的发射极相连后连接至N型MOS管M7的漏极，所述Q5和Q4的发射极相连后通过电阻R14接地，所述M1和M2的栅极相连，所述M2的漏极和栅极通过电容C1相连且漏极连接至N型MOS管M11的漏极；

所述电路模块还包括电阻R5，所述R5的一端连接至PRE-LDO1，另一端连接至P型MOS管M3的源极，所述M3的栅极连接至M2的漏极且M3的漏极连接至N型MOS管M13的漏极；

所述电路模块还包括电阻R6，所述R6的一端连接至PRE-LDO1，另一端连接至N型MOS管M4的漏极和Q2的基极，所述M4的栅极连接至M3的漏极且M4的源极连接至外置电阻RSET的一端和信号端VSET，所述RSET的另一端接地，且所述RSET与外置电容CSET相并联；

所述电路模块还包括电阻R17、电阻R16和电阻R15，所述R17、R16和R15串联后一端连接至供电电压PRE-LDO2，另一端接地，所述R17和R16所产生的分压输入至Q5的基极，所述R16和R15所产生的分压输入至Q4的基极；

所述M5、M7、M9、M11的栅极均连接至PRE-LDO2，所述M5的源极连接至N型MOS管M6的漏极，所述M7的源极连接至N型MOS管M8的漏极，所述M9的源极连接至N型MOS管M10的漏极，所述M11的源极连接至N型MOS管M12的漏极；

所述电路模块还包括电阻R7，所述R7的一端连接至PRE-LDO2，另一端N型MOS管M114的漏极，所述M14的漏极和栅极相连，且M14的栅极还分别连接M6、M8、M10、M12、M13的栅极；所述M14通过电阻R8接地，所述M6通过电阻R9接地，所述M8通过电阻R10接地，所述M10通过电阻R11接地，所述M12通过电阻R12接地，所述M13通过电阻R13接地。