[发明专利]包括形成凹陷填充图案的半导体器件的制造方法

说明书

一种半导体器件的制造方法，包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成初步隔离结构，其中第一虚设凹陷形成在初步隔离结构中并与虚设沟槽重叠；在初步隔离结构上形成下掩模层，其中第二虚设凹陷形成在下掩模层中并与第一虚设凹陷重叠；形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

技术领域

本发明构思的示例性实施方式涉及半导体器件的制造方法。更具体地，本发明构思的示例性实施方式涉及包括形成凹陷填充图案的半导体器件的制造方法。

背景技术

半导体器件由于其特点诸如小型化、多功能化、低制造成本等，在电子工业中越来越重要。半导体器件通常可分为配置成存储逻辑数据的半导体存储器件、配置成算术处理逻辑数据的半导体逻辑器件、包括存储元件和逻辑元件的混合半导体器件等。根据电子工业的发展，对半导体器件的特性的需求逐渐增加。例如，对半导体器件的高可靠性、高速度、多功能化等的需求正在逐渐增加。为了满足这些期望的特性，半导体器件的结构变得越来越复杂。此外，半导体器件变得越来越集成化。

发明内容

根据本发明构思的示例性实施方式，一种半导体器件的制造方法包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成初步隔离结构，其中第一虚设凹陷形成在初步隔离结构中并与虚设沟槽重叠；在初步隔离结构上形成下掩模层，其中第二虚设凹陷形成在下掩模层中并与所述第一虚设凹陷重叠；形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

根据本发明构思的示例性实施方式，一种半导体器件的制造方法包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底之上形成下掩模层，其中下掩模层包括单元凹陷和虚设凹陷，其中单元凹陷与单元沟槽重叠，虚设凹陷与虚设沟槽重叠；形成填充虚设凹陷的虚设凹陷填充图案和填充单元凹陷的单元凹陷填充图案；在下掩模层、虚设凹陷填充图案和单元凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

根据本发明构思的示例性实施方式，一种半导体器件的制造方法包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成第一初步隔离层；在所述第一初步隔离层上形成第二初步隔离层；在虚设沟槽中并在第二初步隔离层上形成第一虚设隔离层；去除第二初步隔离层的上部，从而在第一初步隔离层和第一虚设隔离层之间形成第二虚设隔离层，其中第一虚设隔离层和第二虚设隔离层以及第一初步隔离层限定与虚设沟槽重叠的第一虚设凹陷；形成填充第一虚设凹陷的下掩模层，其中下掩模层包括与第一虚设凹陷重叠的第二虚设凹陷；在下掩模层上形成凹陷填充层；去除凹陷填充层的上部，从而形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用上掩模层和下掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

附图说明

图1A是根据本发明构思的示例性实施方式的半导体器件的平面图。

图1B是沿着图1A中的线A-A'截取的截面图。

图1C是沿着图1A中的线B-B'截取的截面图。

图1D是沿着图1A中的线C-C'截取的截面图。

图2A、2B、2C、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B和13C是示出根据本发明构思的示例性实施方式的半导体器件的制造方法的截面图。

图14A、14B和14C是示出根据本发明构思的示例性实施方式的半导体器件的制造方法的截面图。

具体实施方式