[发明专利]一种晶振启动电路及控制电路

说明书

本申请提供的一种晶振启动电路及控制电路，涉及晶体振荡器技术领域，晶振启动电路包括数控振荡器、信号发生器、注入模块、晶振模块、校准模块，数控振荡器的第一电压端通过信号发生器连接注入模块的控制端，晶振模块的两端分别连接注入模块的电源端和接地端，晶振模块还连接校准模块的第一输入端，校准模块的第二输入端还连接数控振荡器的第二电压端，以使得校准模块基于晶振模块输出的缓冲电压信号以及数控振荡器输出的交流电压信号，采用二进制搜索算法产生数字控制码，校准模块的输出端还连接数控振荡器的控制端，以使得数控振荡器基于数字控制码调整第一电压端输出的电压信号的频率，减少了校准时间，进而降低了起振时间，减少了起振能耗。

技术领域

本申请涉及晶体振荡器技术领域，具体而言，涉及一种晶振启动电路及控制电路。

背景技术

晶体振荡器的起振时间以及起振能量决定了晶体振荡器所在无线系统的能量效率。没有快速启动电路的情况下，兆赫兹级晶振电路通常需要毫秒量级的时间以达到稳定状态，造成了无线系统的延迟以及能量消耗。向晶体振荡器中注入能量可以快速提高晶体振荡器的等效动态电流，进而降低起振时间与能耗，但是，能量注入的前提是注入频率与晶振谐振频率一致。通常由一个辅助振荡器产生相同频率的注入信号并注入晶体振荡器中，然而，由于工艺偏差以及温度变化，辅助振荡器产生的频率存在频率偏移，限制了最大注入能量。

为了解决上述问题，提出了两步注入技术，两步注入技术的核心是第一次注入后，利用晶振产生的信号校准辅助振荡器的频率，保证二次注入的频率的精度。现有技术中，利用锁相环实现频率校准，然而其闭环结构决定了长达1000个时钟周期以上的校准时间，使得起振时间较长，起振能耗较高，限制了起振时间与起振能耗的降低。

发明内容

本发明的目的在于，针对上述现有技术的不足，提供一种晶振启动电路及控制电路，以解决现有技术中起振时间较长、起振能耗较高的技术问题。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种晶振启动电路，包括：数控振荡器、信号发生器、注入模块、晶振模块、校准模块；

所述数控振荡器的第一电压端通过所述信号发生器连接所述注入模块的控制端，所述晶振模块的两端分别连接所述注入模块的电源端和接地端；

所述晶振模块还连接所述校准模块的第一输入端，所述校准模块的第二输入端还连接所述数控振荡器的第二电压端，以使得所述校准模块基于所述晶振模块输出的缓冲电压信号以及所述数控振荡器输出的交流电压信号，采用二进制搜索算法产生数字控制码；

所述校准模块的输出端还连接所述数控振荡器的控制端，以使得所述数控振荡器基于所述数字控制码调整所述第一电压端输出的电压信号的频率。

可选地，所述校准模块包括：边缘对齐单元、频率比较单元、数字逻辑单元；

所述边缘对齐单元的两个输入端分别为所述校准模块的第一输入端和第二输入端，所述边缘对齐单元的两个输出端通过所述频率比较单元连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端为所述校准模块的输出端。

可选地，所述边缘对齐单元包括：第一鉴相器、第一时间数字转换器、第一寄存器、第一数控延时线、第二数控延时线；

所述第一鉴相器的两个输入端为所述边缘对齐单元的两个输入端；

所述第一鉴相器的两个输出端通过所述第一时间数字转换器连接所述第一寄存器的输入端，所述第一寄存器的两个输出端分别连接所述第一数控延时线的第一输入端和所述第二数控延时线的第一输入端；

所述第一数控延时线的第二输入端和所述第二数控延时线的第二输入端还分别连接所述第一鉴相器的两个输入端；

所述第一数控延时线的输出端和所述第二数控延时线的输出端为所述边缘对齐单元的两个输出端。