[发明专利]一种晶振启动电路及控制电路

权利要求书

1.一种晶振启动电路，其特征在于，包括：数控振荡器、信号发生器、注入模块、晶振模块、校准模块；

所述数控振荡器的第一电压端通过所述信号发生器连接所述注入模块的控制端，所述晶振模块的两端分别连接所述注入模块的电源端和接地端；

所述晶振模块还连接所述校准模块的第一输入端，所述校准模块的第二输入端还连接所述数控振荡器的第二电压端，以使得所述校准模块基于所述晶振模块输出的缓冲电压信号以及所述数控振荡器输出的交流电压信号，采用二进制搜索算法产生数字控制码；

所述校准模块的输出端还连接所述数控振荡器的控制端，以使得所述数控振荡器基于所述数字控制码调整所述第一电压端输出的电压信号的频率。

2.根据权利要求1所述的晶振启动电路，其特征在于，所述校准模块包括：边缘对齐单元、频率比较单元、数字逻辑单元；

所述边缘对齐单元的两个输入端分别为所述校准模块的第一输入端和第二输入端，所述边缘对齐单元的两个输出端通过所述频率比较单元连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端为所述校准模块的输出端。

3.根据权利要求2所述的晶振启动电路，其特征在于，所述边缘对齐单元包括：第一鉴相器、第一时间数字转换器、第一寄存器、第一数控延时线、第二数控延时线；

所述第一鉴相器的两个输入端为所述边缘对齐单元的两个输入端；

所述第一鉴相器的两个输出端通过所述第一时间数字转换器连接所述第一寄存器的输入端，所述第一寄存器的两个输出端分别连接所述第一数控延时线的第一输入端和所述第二数控延时线的第一输入端；

所述第一数控延时线的第二输入端和所述第二数控延时线的第二输入端还分别连接所述第一鉴相器的两个输入端；

所述第一数控延时线的输出端和所述第二数控延时线的输出端为所述边缘对齐单元的两个输出端。

4.根据权利要求2所述的晶振启动电路，其特征在于，所述频率比较单元包括：第二鉴相器、第二时间数字转换器、数字比较器；

所述第二鉴相器通过所述第二时间数字转换器连接所述数字比较器；所述第二鉴相器还连接所述边缘对齐单元的两个输出端，所述数字比较器还连接所述数字逻辑单元的输入端。

5.根据权利要求1所述的晶振启动电路，其特征在于，所述晶振启动电路还包括：重置器，所述晶振模块还通过所述重置器连接所述数控振荡器的重置端。

6.根据权利要求5所述的晶振启动电路，其特征在于，所述数控振荡器包括：第一延时元件、第二延时元件、第三延时元件、第四延时元件、第五延时元件、第一反相器、第二反相器、第三反相器、第四反相器、第一与非门、第二与非门；

所述第一与非门的一个输入端为所述数控振荡器的使能端，所述第一与非门的另一个输入端为所述数控振荡器的重置端，所述第一与非门的输出端连接所述第二与非门的一个输入端，所述第二与非门的输出端为所述数控振荡器的第二电压接口，所述第二与非门的输出端还依次通过所述第一延时元件、所述第一反相器、所述第二延时元件、所述第二反相器、所述第三延时元件连接所述第三反相器的输入端，所述第三反相器的输出端为所述数控振荡器的第一电压接口；所述第三反相器的输出端还依次通过所述第四延时元件、所述第四反相器、所述第五延时元件连接所述第二与非门的另一个输入端。

7.根据权利要求6所述的晶振启动电路，其特征在于，所述数控振荡器还包括：第三与非门、第一电容；

所述第三与非门的两个输入端分别连接所述第一与非门的输出端和预设电源，所述第三与非门的输出端通过所述第一电容连接所述第一延时元件与所述第一反相器的连接点。

8.根据权利要求6所述的晶振启动电路，其特征在于，每个所述延时元件包括：电阻、第二电容、电容开关阵列；所述电容开关阵列包括：多组电容开关；

所述电阻的一端为所述延时元件的输入端，所述电阻的另一端为所述延时元件的输出端，所述电阻的另一端还通过所述第二电容接地，所述电阻的另一端还通过并联的所述多组电容开关接地。