[发明专利]基于应力分散和裂纹阻挡图案的氮化硅器件制备方法

说明书

本发明公开了一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，包括以下步骤：在半导体衬底上通过热氧方式生长氧化硅层；在氧化硅层表面沉积非晶硅层作为硬掩膜；使用具有副图案的掩膜版进行光刻，副图案包括若干交错排布的矩形图案，矩形图案填充于主图案之外的空白区域处；刻蚀非晶硅层，将副图案以凹槽或凸出形状转移到非晶硅层上；刻蚀氧化硅层后，再去除非晶硅层；生长氮化硅膜层；若副图案为凹槽形状，则使用化学机械抛光工艺去除多余的氮化硅，形成氮化硅器件图案；若副图案为凸出形状，则使用器件层掩膜版进行光刻工艺，刻蚀氮化硅膜层，形成氮化硅器件图案。本发明可降低氮化硅的应力累积，降低裂纹的产生，阻挡裂纹的扩散。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法。

背景技术

氮化硅(SiN)波导因为对红外光的传输损耗极低和可承载的光功率较大，在硅光领域受到越来越多的重视。在硅衬底上沉积氮化硅材料时，由于高质量低氢含量等要求，一般使用热氧形成的氧化硅作为衬垫层，低压化学气相沉积工艺(LPCVD)生长氮化硅，而不使用成本更低的等离子增强化学气相沉积工艺(PECVD)生长氧化硅和氮化硅。而LPCVD生长的氮化硅薄膜具有很强的应力，当氮化硅膜厚超过300nm时，膜层就比较容易出现裂纹。裂纹一般产生在膜层的薄弱处，例如晶圆的边缘或者膜层中的异物都是膜层的薄弱点，应力较大时，膜层容易在这些薄弱处被应力撕裂，形成裂纹，并一直扩散至晶圆的边缘。

为了预防裂纹产生，专利CN110441860A公开了一种厚膜氮化硅波导的挖槽制备方法，其采用挖槽和化学机械抛光(CMP)的方式将氮化硅薄膜分成小块状，具体步骤如下：第一步先通过刻蚀衬底形成氮化硅(SiN)或者氮氧化硅(SiON)波导所在的沟槽；第二步沉积部分用于波导的氮化硅或者氮氧化硅的膜层；第三步用基层上表面当做化学机械抛光终止层进行平坦化工艺；第四步重复第二、三步形成波导需要的氮化硅(SiN)或者氮氧化硅(SiON)膜层，这样膜层有足够的厚度形成波导，且分散在衬底各处而无应力聚集；第五步通过光刻和刻蚀工艺形成波导。此专利形成方法相对较复杂，且每次沉积和化学机械抛光工艺会在波导中形成一次薄薄的界面，影响波导传输。

专利CN112680715A公开了一种氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法，先在衬底氧化硅上刻蚀5μm的深槽，将衬底按照芯片的大小分成一个个小区域，范围为几毫米到几十毫米不等，分步沉积LPCVD氮化硅并加入退火工艺进行处理，具体方式如下：第一步在晶圆表面热氧生长厚度为1～20μm的氧化硅；第二步深槽刻蚀形成两个5μm深的槽；第三步第一次LPCVD沉积氮化硅不超过250nm以保证不会出现裂纹，然后进行1000℃以上温度的退火，并化学机械抛光提高表面平整度；第四步第二次LPCVD沉积氮化硅不超过250nm，无需高温退火和化学机械抛光；第五步进行波导制备。此专利可以形成不超过500nm厚度的LPCVD氮化硅，由于分步沉积且中间增加退火和化学机械抛光会在氮化硅膜层中间形成界面，影响膜层质量。

目前市场需求，氮化硅膜层厚度已经扩展到800nm，因此以上两种方法都有各自的局限性。

发明内容

为了解决上述问题，本发明提出一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，设计了一种能分散氮化硅应力并阻挡裂纹的图案，并提供了相应的氮化硅器件制备方法，通过将氮化硅膜层应力分散，可以一次性生长超过800nm的LPCVD氮化硅薄膜，工艺流程更简单，制造成本更低，更易于生产。

本发明采用的技术方案如下：

一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，包括以下步骤：

S1.在半导体衬底上通过热氧方式生长氧化硅层；

S2.在所述氧化硅层表面沉积非晶硅层作为硬掩膜；

S3.使用具有副图案的掩膜版进行光刻，所述副图案包括若干交错排布的矩形图案，所述矩形图案填充于主图案之外的空白区域处；