[发明专利]适于多芯粒的片间互联网络拓扑及系统

说明书

本发明涉及一种适于多芯粒的片间互联网络拓扑及系统。其包括：芯粒连接单元组，包括若干用于适配连接芯粒的芯粒连接单元；拓扑轨道线，用于将芯粒连接单元组内相邻的芯粒连接单元适配连接，其中，对芯粒连接单元组内任意两个待互联的芯粒连接单元，基于两个待互联芯粒连接单元的位置分布，配置两个芯粒连接单元互联所需的互联路径，以利用所配置的互联路径使得所述两个待互联的芯粒连接单元互联。本发明能有效解决多芯粒间长距离传输时的信号衰减、通信延迟以及访问堵塞问题，提高多芯粒互联交互时的可靠性。

技术领域

本发明涉及一种片间互联网络拓扑及系统，尤其是一种适于多芯粒的片间互联网络拓扑及系统。

背景技术

随着人工智能、大数据、5G的高速发展，对传统的SoC(System on Chip)设计，已经无法满足这些应用对芯片算力的需求。作为高算力解决方案的Chiplet(芯粒)集成技术，被认为是未来的主要发展趋势。

Chiplet的设计思想是将一颗SoC切割成不同工艺节点的芯粒，通过先进封装工艺将这些芯粒互联在一起，以在封装后，最终可形成同构或者异构的多核处理器系统。Chiplet技术带来的好处众多，包括对先进制造工艺的依赖降低，设计周期的缩短、设计复杂度的降低及成本的下降等。

然而，Chiplet也面临着诸多挑战，其中之一便是芯粒-芯粒间互联网络的设计。通常，NoC(network on chip)作为一种可扩展的模块化设计方法，已经被广泛用于多芯粒间片上互联与通信设计中。随着有源基板技术的提出，芯粒间互连已经由传统的单一NoC互连体系结构演变为NoC+NoI(network on interposer)两套不同体系结构设计方法。

在Chiplet系统集成技术中，用于各芯粒互连的基板，通常会选择工艺节点更低的制程制作，因此，多芯粒间连接线的距离长，信号衰减和延迟比较高且通信功耗大。

对于有源基板而言，现有的NoC互联网络设计，芯粒间数据传输路线需要经过路由(router)转发，当传输路径过长时，数据包在传输过程中会经过多个路由节点，因此，会进一步带来通信延迟高，传输数据效率低，数据访问堵塞问题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种适于多芯粒的片间互联网络拓扑及系统，其能有效解决多芯粒间长距离传输时的信号衰减、通信延迟以及访问堵塞问题，提高多芯粒互联交互时的可靠性。

按照本发明提供的技术方案，所述适于多芯粒的片间互联网络拓扑，包括：

芯粒连接单元组，包括若干用于适配连接芯粒的芯粒连接单元，其中，一芯粒与一芯粒连接单元对应适配连接；

拓扑轨道线，用于将芯粒连接单元组内相邻的芯粒连接单元适配连接，其中，对芯粒连接单元组内任意两个待互联的芯粒连接单元，基于两个待互联芯粒连接单元的位置分布，配置两个芯粒连接单元互联所需的互联路径，以利用所配置的互联路径使得所述两个待互联的芯粒连接单元互联；

配置互联路径时，将所配置互联路径内的芯粒连接单元配置处于所需的信号选择转发状态，以利用所配置处于相应信号选择转发状态的芯粒连接单元以及用于连接所述芯粒连接单元的拓扑轨道线形成互联路径。

对芯粒连接单元组以及拓扑轨道线，所述芯粒连接单元组以及拓扑轨道线制备于一基板上；

在基板上，芯粒连接单元组内的芯粒连接单元呈阵列分布。

对芯粒连接单元组内的任一芯粒连接单元，包括至少一个转置连接电路以及若干用于配置信号传递方向的交叉信号传递电路，其中，

芯粒连接单元通过转置连接电路与一芯粒适配连接，并利用所述转置连接电路与所适配连接的芯粒进行所需的信号交互；