[发明专利]功率电路及其驱动电路以及驱动电路的驱动方法

说明书

本发明揭示了一种功率电路及其驱动电路以及驱动电路的驱动方法，所述功率电路包括第一功率管MHS、第二功率管MLS；所述驱动电路包括高端功率管驱动模块及低端功率管驱动模块；所述高端功率管驱动模块包括电荷泵、第一电流镜编码器模块、第一栅极电流预驱动管、高端驱动保护电路；所述低端功率管驱动模块包括第二电流镜编码器模块、第二栅极电流预驱动管。本发明提出的功率电路及其驱动电路以及驱动电路的驱动方法，可提高电路驱动能力，无需外挂电容，减小了硬件开销。

技术领域

本发明属于驱动电路技术领域，涉及一种驱动电路，尤其涉及一种功率电路及其驱动电路以及驱动电路的驱动方法。

背景技术

预驱动电路广泛应用于功率管电路的控制中，保证对功率管的可靠开启与关断，降低电磁干扰对电路的影响；常用的驱动电路多为半桥结构。

如图1所示，MHS为高端NMOS功率管，MLS是低端NMOS功率管，两者构成了常见的半桥驱动电路。VM是其工作电压，为高压，如24V、36V或40V。I 1是缓冲器，I3与I5是反相器，三者为MLS的预驱动电路，工作在0-VDDL下，VDDL为低压，如3.3V或5V。I2为低压转高压电平转换器，I4与I6是反相器，三者为MHS的预驱动电路，工作在浮动电源VOUT-VBST下，且VBST＝VOUT+VDDL-Vd io。负载Load一般是扬声器、电机等，R、L与C为负载的等效电路模型。

PWM_LS与PWM_HS为控制MHS与MLS开启与关闭的使能信号，且两者不会同时使能使得MHS与MLS发生馈通，导致大电流。当PWM_LS＝1，PWM_HS＝0时，VGL＝VDDL,VGH＝VOUT,MLS的VGS＝VDDL,MHS的VGS＝0,MLS开启,MHS关闭，VOUT≈0；当PWM_LS＝0，PWM_HS＝1时，VGL＝0,VGH＝VBST,MLS的VGS＝0,MHS的VGS＝VDDL-Vd io,MLS关闭,MHS开启，VOUT≈VM；当PWM_LS＝0,PWM_HS＝0时，VGL＝0，VGH＝VOUT,MLS的VGS＝0,MHS的VGS＝0,MLS与MHS均关闭，VOUT处于高阻态。通过PWM_HS与PWM_LS信号的配合，可将VOUT拉低或拉高，实现对负载的驱动。

其中，电容Cb与二极管Dio为电压boost结构，用来产生VBST电压，打开MHS管。当PWM_LS＝1，PWM_HS＝0时，VOUT＝0,二极管Dio被导通，VDDL通过Dio对Cb充电，Dio的导通电压为Vd io，则Cb两端电压为VDDL-Vd io，VBST＝VDDL-Vd io+VOUT。高端MHS的预驱动电路工作在VBST与VOUT之间且皆为浮动电源，电源与地差为VDDL-Vd io。

由于在功率管在导通后，存在导通电阻，大电流通过时就会消耗一定的能量，即导通损耗。所以功率管设计时，越小的导通电阻，导通损耗越小，发热量越小。功率MOS管的导通电阻计算公式如下。

其中μ_NC_OX为工艺参数，为固定值，W/L为功率管的长与宽，特定面积下，W/L也是固定的。VGS为功率管的栅极与源极的电压差，VTH是功率管的阈值电压。

对于MHS，导通电阻对于MLS，导通电阻

VOUT的上升与下降时间，跟功率管栅漏极寄生电容与预驱动电路的最后一级反相器PMOS/NMOS的等效电阻Rup_pmosRdn_nmos有关，即上升与下降时间TrisngTfalling＝Cgd*Rup_pmosCgd*Rdn_nmos，且等效电阻Rup_pmosRdn_nmos易受工艺、电压与温度等因素影响，导致Vout上升与下降时间变化较大，容易出现极端情况，即Vout上升过快或过慢，过快会导致电磁干扰，过慢影响系统响应速度。