[实用新型]一种带FIFO芯片的摄像头模块电路

说明书

本实用新型公开了一种带FIFO芯片的摄像头模块电路，以解决的低端微控制器读取不了高速的图像数据问题。FIFO芯片U1、摄像头传感器芯片U4、与非门芯片U3、晶振Y1和排针P1。所述FIFO芯片U1串联在微控制器和摄像头传感器中间。非门芯片U3用于控制FIFO芯片U1获取图像数据，Y1用于向摄像头传感器芯片U4提供心跳波形，使得摄像头传感器芯片U4工作更稳定，图像更稳定。

技术领域

本公开涉及电子电路技术领域，尤其是涉及一种带FIFO芯片的摄像头模块电路。

背景技术

图像采集在嵌入式领域应用非常广泛，随着硬件的复杂程度越来越高，图像采集一般单独出来做一个模块电路。

目前，市面上多数图像采集都是使用高端的微控制器直接和摄像头传感器相连，然后采集图形，这就需要微控制器内部集成有摄像头接口及处理单元。因为，只有内部集成了摄像头接口接处理单元才能获取和处理摄像头传感器的高速且庞大数据。然而，在一些低端微控制器内部并没有该接口及处理单元。

实用新型内容

针对上诉现有技术存在的缺点和不足之处，本实用新型提供一种带FIFO芯片的摄像头模块电路，以解决的低端微控制器读取不了高速的图像数据问题。

FIFO芯片U1、摄像头传感器芯片U4、与非门芯片U3、晶振器件Y1、排针P1。

所述FIFO芯片U1的DI0~DI7与摄像头传感器芯片U4的D2~D9连接，U1的WCLK与U4的PCLK连接。

所述FIFO芯片U1的DO0~DO7与排针P1的FIFO_D0~FIFO_D7连接。U1的WRST、RCLK、RRST、OE分别与P1的FIFO_WRST、FIFO_RRST、FIFO_RCLK、FIFO_OE连接。

所述与非门芯片U3的A引脚与排针P1的FIFO_WEN相连，U3的B引脚与摄像头传感器芯片U4的HREF引脚相连，U3的Y引脚与FIFO芯片U1的WE引脚相连。

所述排针P1的OV_VSYNC与摄像头传感器芯片U4的VSYNC相连。

所述摄像头传感器芯片U4的XCLK引脚与晶振Y1的OUT引脚相连。

所述摄像头传感器芯片U4的SDA\SCL分别于排针P1的OV_SDA\OV_SCL相连。

可选的，

所述FIFO芯片U1的型号为AL422B。

可选的，

所述摄像头传感器芯片U4型号为OV7725。

可选的，

所述与非门芯片U3型号为SN74LVC1G00。

可选的，

所以晶振Y1型号为12MHz 有源晶振。

可选的，

所述排针P1为2.54mm间距双排排针。

本公开的有益效果主要在于：在微控制器和摄像头传感器中间串联一个数据缓冲芯片，即FIFO芯片。因为FIFO芯片可以接收高速的图像数据。微控制可以控制FIFO芯片，当FIFO芯片采集完一帧图像，暂停采集，这时微控制可以慢慢读取数据，读取完毕在控制FIFO再次采集。相比于现有技术，有如下技术效果，具体体现为：方便低端微控制器采集图形；电路简单可靠；使用有源晶振，产生比无源晶振更精准的波形给摄像头传感器芯片，使得图像更加稳定；在FIFO采集图像时，微控制器可以干别的事，减少微控制处理压力。

附图说明