[实用新型]一种混合栅型GaN基的高电子迁移率晶体管

说明书

本实用新型提供了一种混合栅型GaN基的高电子迁移率晶体管，包括自下而上设置的SiC衬底、AIN成核层、GaN缓冲层、GaN沟道层、AlGaN势垒层、钝化层。在AlGaN势垒层的上表面蚀刻有凹槽，凹槽内设置有P帽层，P帽层凸出于AlGaN势垒层的上表面且低于钝化层的上表面。钝化层避开了凹槽及凹槽上方的空间，AlGaN势垒层中Al组分由钝化层至GaN沟道层方向从0.3渐变至0.24，使AlGaN势垒层与GaN沟道层的接触界面的晶格失配减小，从而使得极化电荷减小，进而提高了高电子迁移率晶体管的阈值电压。

技术领域

本实用新型涉及半导体器件领域，特别涉及一种混合栅型GaN基的高电子迁移率晶体管。

背景技术

众所知周，第三代半导体材料GaN具有高饱和电子漂移速度、高热导率、耐高温、抗辐射、高临界击穿电压等特点，因此成为高温、高压、高频等极端环境中大功率器件的首选材料。基于GaN异质结的高电子迁移率晶体管，该结构利用高电导率二维电子气(2DEG)实现强大的电流驱动,同时保持了氮化物材料的高耐压能力。

对于增强型高电子迁移率晶体管器件的研究，目前有多种比较主流的技术方案，有凹槽栅结构、氟离子注入技术、P型栅帽层结构、薄势垒层结构、纳米线沟道结构、Cascode级联的方式等。

最为广泛的是凹槽栅结构，这种技术工艺相对比较简单，如果不完全刻蚀，阈值电压不高且不稳定，如果完全刻蚀掉势垒层的话，阈值电压对应着比较大的一个数值，并且栅区的工作电压或者说栅区摆幅比较大，这是它的优势。它不足之处在于刻蚀的界面一般比较粗糙，因此沟道下方的载流子的迁移率一般比较低。其次在刻蚀界面上，生长介质层的时候往往会有可靠性问题，现在并不能很好的解决。

混合栅结构的技术是指在凹槽栅的结构上再生长一层P-GaN层来降低沟道的2DEG的电子浓度和提高量子井的高度，以此来提高器件的阈值电压。尽管我们可以选择合适的P-GaN层的参杂浓度和合适的AlGaN势垒层蚀刻的深度，但是AlGaN势垒层与GaN沟道层仍然存在晶格失配和表面缺陷的问题。

有鉴于此，如何减少AlGaN势垒层与GaN沟道层之间的晶格失配为本领域需要解决的技术问题。

实用新型内容

本实用新型的目的是提供混合栅型GaN基的高电子迁移率晶体管。

本实用新型要解决的是的现有的高电子迁移率晶体管的AlGaN势垒层与GaN沟道层之间的晶格失配的问题。

为了解决上述问题，本实用新型通过以下技术方案实现：

一种混合栅型GaN基的高电子迁移率晶体管，包括：

衬底；

设置于所述衬底上的AIN成核层；

设置于所述AIN成核层上的GaN缓冲层；

设置于所述GaN缓冲层上的GaN沟道层，所述GaN缓冲层的上表面相对两边缘未被所述GaN沟道层所覆盖；

设置于所述GaN沟道层上的AlGaN势垒层；

所述AlGaN势垒层上表面蚀刻有凹槽，所述凹槽内设置有P帽层，所述P帽层凸出于所述AlGaN势垒层；

设置于所述AlGaN势垒层上表面的钝化层，所述钝化层的上表面高于所述P帽层；

其中，晶体管的栅极层设置于所述P帽层的上表面，晶体管的源极层及漏极层分别位于所述GaN缓冲层未被所述GaN沟道层所覆盖的相对两边缘并向上延伸至与所述钝化层接触；

所述AlGaN势垒层中Al组分由所述钝化层至所述GaN沟道层方向从0.3渐变至0.24。

进一步地，所述P帽层的厚度为100nm，所述凹槽的深度为10nm。