[实用新型]一种四级八相位压控振荡器的版图结构

权利要求书

1.一种四级八相位压控振荡器的版图结构，其特征在于，包括：

四级八相位压控振荡器版图和缓冲器版图，缓冲器版图的输入端是连接所述四级八相位压控振荡器版图的输出端；

所述四级八相位压控振荡器版图包括：按照相位进行环形布局连接的第一和第五相位振荡器区域（101）、第二和第六相位振荡器区域（102）、第三和第七相位振荡器区域（103）和第四和第八相位振荡器区域（104）；

缓冲器版图包括：按照相位进行串行布局连接的第一和第五相位缓冲器区域（105）、第二和第六相位缓冲器区域（107）、第三和第七相位缓冲器区域（108）、第四和第八相位缓冲器区域（106）。

2.根据权利要求1所述的版图结构，其特征在于，所述第一和第五相位振荡器区域（101）、第二和第六相位振荡器区域（102）、第三和第七相位振荡器区域（103）和第四和第八相位振荡器区域（104）均为相同的两相位增益电路版图，且所述两相位增益电路版图包括相位输入输出对称的第一布局区域（201）和第五布局区域（205）、相位输入输出对称的第二布局区域（202）和第六布局区域（206）、相位输入输出对称的第三布局区域（203）和第七布局区域（207）、相位输入输出对称的第四布局区域（204）与第八布局区域（208）。

3.根据权利要求2所述的版图结构，其特征在于，所示两相位增益电路版图由上下两相位的NMOS管和PMOS管构成，第一布局区域（201）包括2个NMOS dummy管和2个PMOS dummy管，第五布局区域（205）包括2个NMOS dummy管和2个PMOS dummy管，第二布局区域（202）包括8个NMOS管和8个PMOS管是产生差分放大电路的重要器件；第六布局区域（206）包括8个NMOS管和8个PMOS管产生差分放大电路的重要器件；第四布局区域（204）包括6个NMOS管和6个PMOS管，其中第四布局区域（204）左边的2个NMOS管和2个PMOS管是差分放大电路的重要器件，第四布局区域（204）剩余4个NMOS管和4个PMOS管组件成两个反相器；第三布局区域（203）包括4个NMOS开关管和4个PMOS开关管；第七布局区域（207）包括4个NMOS开关管和4个PMOS开关管；第八布局区域（208）包括6个NMOS管和6个PMOS管，其中第八布局区域（208）左边的2个NMOS管和2个PMOS管是差分放大电路的重要器件，且第八布局区域（208）剩余 4个NMOS管和4个PMOS管组件成两个反相器；

其中，第二布局区域（202）里面的8个NMOS管和8个PMOS管、第六布局区域（206）里面的8个NMOS管和8个PMOS管、第四布局区域（204）里面左边的两个NMOS管和两个PMOS管、第八布局区域（208）里面左边的两个NMOS管和两个PMOS管构成一级电流镜负载的差分放大电路；

第一和第五相位振荡器区域（101）、第二和第六相位振荡器区域（102）、第三和第七相位振荡器区域（103）和第四和第八相位振荡器区域（104）构成四级增益单元构成差分结构的环形压控振荡器。

4.根据权利要求1所述的版图结构，其特征在于，所述第一和第五相位缓冲器区域（105）、第二和第六相位缓冲器区域（107）、第三和第七相位缓冲器区域（108）、第四和第八相位缓冲器区域（106）均为相同的两相位缓冲器电路版图；

两相位缓冲器电路版图包括：一个DECAP电容和两个对称分布的相位缓冲器版图，所述相位缓冲器版图包括：一个电容版图、一个电阻版图和多个数字逻辑电路版图；其中，DECAP电容嵌入数字逻辑电路版图中。

5.根据权利要求3所述的版图结构，其特征在于，所述PMOS管和NMOS管上均分别设置用于隔离处理的保护环。

6.根据权利要求2所述的版图结构，其特征在于，所述第二布局区域（202）、第三布局区域（203）、第六布局区域（206）和第七布局区域（207）中的PMOS管的漏极和源极金属和接触孔均为正常情况的一半。