[实用新型]一种改善小步进频率源整数边界杂散的装置

说明书

本实用新型公开了一种改善小步进频率源整数边界杂散的装置，包括晶振单元和锁相环电路，所述晶振单元与所述锁相环电路电连接，还包括跳频本振单元；所述跳频本振单元与所述晶振单元电连接，所述跳频本振单元用于调节进入所述锁相环电路的负反馈频率。本实用新型通过在锁相环负反馈引入一个跳频本振，使得进入锁相环的负反馈频率可调，使进入锁相环电路的负反馈频率非鉴相频率的整数倍附加，从而实现规避整数边界杂散的目的。

技术领域

本实用新型属于频率源技术领域，具体涉及一种改善小步进频率源整数边界杂散的装置。

背景技术

频率源是现代通信系统、雷达系统必不可少的关键部件。频率源的性能指标直接影响到整个通信系统、雷达系统的性能。随着通信技术、雷达技术的日益发展，对频率源提出了越来越高的要求，小步进低杂散频率源成为了研究的热点与难点。

众所周知，在实现小步进频率源，当输出频率为鉴相频率的整数倍附近时，会存在整数边界杂散的问题。

传统小步进频率源，规避整数边界杂散的方式，一般如图1所示，通过DDS产生跳频信号，作为PLL锁相电路参考信号，以DDS激励PLL的方式，来规避整数边界杂散。这种实现方式的缺点是：电路复杂，不易实现。

实用新型内容

针对上述问题，本实用新型提供了一种改善小步进频率源整数边界杂散的装置。本实用新型通过在锁相环负反馈引入一个跳频本振，使得进入锁相环的负反馈频率可调，使进入锁相环电路的负反馈频率非鉴相频率的整数倍附加，从而实现规避整数边界杂散的目的。

本实用新型通过下述技术方案实现：

一种改善小步进频率源整数边界杂散的装置，包括晶振单元和锁相环电路，所述晶振单元与所述锁相环电路电连接，还包括跳频本振单元；

所述跳频本振单元与所述晶振单元电连接，所述跳频本振单元用于调节进入所述锁相环电路的负反馈频率。

本实用新型的装置实现方式具体为：

在锁相环路负反馈引入一个跳频本振，当输出频率为鉴相频率的整数倍附近时，通过改变该跳频本振的频率，使进入锁相电路的负反馈频率非鉴相频率的整数倍附近，从而达到规避整数边界杂散的目的。

优选的，本实用新型的装置还包括混频单元；

所述混频单元设置在所述锁相环电路的输出端和输入端之间，将所述跳频本振输出的频率与所述锁相环电路输出的频率进行混频后馈入给所述锁相环电路。

优选的，本实用新型的锁相环电路包括依次连接的锁相环单元、环路单元和压控振荡器；

所述压控振荡器的输出端和所述跳频本振单元的输出端均与所述混频单元电连接；

所述混频单元的输出端与所述锁相环单元电连接。

优选的，本实用新型的装置还包括放大滤波单元；

所述放大滤波单元与所述锁相环电路的输出端连接。

优选的，本实用新型的锁相环电路输出频率范围为N*F_pd±2MHz时，所述锁相环负反馈频率通过所述跳频本振的输出频率调节在M*Fpd±2MHz外；其中，M，N均为整数。

本实用新型具有如下的优点和有益效果：

本实用新型提供的装置在锁相环电路负反馈引入一个跳频本振，使进入锁相环的负反馈频率可调，从而避免整数边界杂散。

本实用新型提供的装置可通过混频的方式改变锁相环电路负反馈频率。

本实用新型提供的装置在输出频率为N*Fpd±2MHz时，可通过改变跳频本振的频率，使锁相环负反馈频率在M*Fpd±2MHz外(M,N为整数)。

附图说明