[实用新型]一种基于BLVDS总线数据通信的降功耗通信的电路

权利要求书

1.一种基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，包括：两块插件、BLVDS总线和数据状态线；

所述插件包括FPGA、blvds芯片和mosfet管，所述mosfet管的一端连接FPGA，所述mosfet管的另一端连接数据状态线，通过调节数据状态线的电平状态输出本侧FPGA的数据状态；所述FPGA连接数据状态线获取对侧FPGA的数据状态；

所述FPGA连接blvds芯片，blvds芯片之间通过BLVDS总线进行数据通信。

2.根据权利要求1所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述BLVDS总线包括背板差分线P和背板差分线N，所述背板差分线P和背板差分线N的两端分别通过1块100Ω的终端电阻进行连接。

3.根据权利要求2所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述blvds芯片包括用于传输模拟信号的A管脚和B管脚，所述A管脚连接背板差分线P，所述B管脚连接背板差分线N。

4.根据权利要求1所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述blvds芯片包括用于传输数字信号的R管脚、DE管脚和D管脚，所述R管脚、DE管脚和D管脚连接所述FPGA。

5.根据权利要求4所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述FPGA包括输出端口DO2、输出端口DO3和输入端口DI1，所述输出端口DO2连接blvds芯片的DE管脚用于确定数据传输方向，所述输出端口DO3连接blvds芯片的D管脚用于输出FPGA的数据至blvds芯片，所述输入端口DI1连接blvds芯片的R管脚用于接收blvds芯片输出的数据。

6.根据权利要求1所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述数据状态线通过一个4.7k上拉电阻与3.3V电源相连，以使数据状态线默认状态为高电平状态。

7.根据权利要求1所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述mosfet管包括S端、D端和G端，所述S端接地，所述G端连接所述FPGA获取状态信号，所述D端连接所述数据状态线，所述mosfet管根据FPGA的状态信号调节D端和S端的连接，通过调节数据状态线的电平输出本侧FPGA的数据状态。

8.根据权利要求7所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述FPGA包括输出端口DO1，所述输出端口DO1与mosfet管的G管脚相连，且与一个4.7k下拉电阻相连，将FPGA的状态信号输出至所述mosfet管。

9.根据权利要求1所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述FPGA包括输入端口DI2，所述输入端口DI2连接数据状态线以获取对侧FPGA的数据状态。

10.根据权利要求7或9所述的基于BLVDS总线数据通信的降功耗通信的电路，其特征在于，所述数据状态线的状态包括低电平状态0和高电平状态1，所述高电平状态1表示对侧FPGA的数据未准备完毕，所述低电平状态0表示对侧FPGA的数据准备完毕，通过BLVDS总线进行数据通信。