[实用新型]一种MCU输入IO口同步硬件失效检测电路

权利要求书

1.一种MCU输入IO口同步硬件失效检测电路，其特征在于，包括：

控制芯片；

按键模块，连接所述控制芯片，所述按键模块用于在开或闭时为所述控制芯片提供不同状态下的按键输入，所述控制芯片用于检测所述按键输入并根据所述按键输入对输出进行赋值获得赋值输出；

逻辑芯片，连接所述控制芯片和所述按键模块，所述逻辑芯片用于根据所述按键输入和赋值输出，进行逻辑判断并输出逻辑结果；

控制开关，连接所述逻辑芯片，所述控制开关用于根据所述逻辑结果进行开或闭操作；

其中，所述控制开关连接所述控制芯片的复位引脚，通过所述控制开关的开或闭控制所述控制芯片的复位引脚的电位变化。

2.根据权利要求1所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述控制芯片为MCU；

所述MCU的P00_KeyCheck引脚连接所述按键模块，所述P00_KeyCheck引脚用于检测所述按键输入；

所述P00_KeyCheck引脚连接所述逻辑芯片；

所述MCU的P01_KeyFollow引脚连接所述逻辑芯片，所述P01_KeyFollow引脚根据P00_KeyCheck引脚检测到的所述按键输入获得赋值输出并输出。

3.根据权利要求2所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述按键模块包括按键和第一电阻，所述按键一端接地，所述按键的另一端分别连接所述P00_KeyCheck引脚和所述第一电阻的一端；

所述第一电阻的另一端连接高电平输入。

4.根据权利要求2所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述逻辑芯片为异或逻辑芯片。

5.根据权利要求4所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述逻辑芯片的第一信号输入A脚连接所述P00_KeyCheck引脚，所述逻辑芯片的第二信号输入B脚连接所述P01_KeyFollow引脚，所述逻辑芯片的逻辑输出P脚连接所述控制开关的控制端。

6.根据权利要求1所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述控制开关的控制端和所述逻辑芯片之间设置有延迟模块。

7.根据权利要求6所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述延迟模块包括第一电容和第二电阻，所述第一电容的一端接地，所述第一电容的另一端分别连接所述控制开关的控制端和所述第二电阻的一端，所述第二电阻的另一端连接所述逻辑芯片的信号输出端。

8.根据权利要求1所述的MCU输入IO口同步硬件失效检测电路，其特征在于：

所述控制开关为NPN三级管，所述控制开关的控制端连接所述逻辑芯片，所述控制开关的发射极接地，所述控制开关的集电极分别连接高电平输入和所述控制芯片的复位引脚。

9.根据权利要求5所述的MCU输入IO口同步硬件失效检测电路，其特征在于：还包括第三电阻，所述逻辑芯片的第一信号输入A脚连接所述第三电阻的一端，所述第三电阻的另一端连接高电平输入。

10.根据权利要求7所述的MCU输入IO口同步硬件失效检测电路，其特征在于：还包括第四电阻和第五电阻，所述第四电阻的一端连接所述第二电阻的一端，所述第四电阻的另一端分别连接所述控制开关的控制端和所述第五电阻的一端，所述第五电阻的另一端接地。