[发明专利]ADC控制器的FPGA原型验证装置和方法在审
| 申请号： | 202211733024.9 | 申请日： | 2022-12-30 |
| 公开（公告）号： | CN116070561A | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 李新兵;丁冰 | 申请（专利权）人： | 上海芯联芯智能科技有限公司 |
| 主分类号： | G06F30/33 | 分类号： | G06F30/33;G05B23/02;G06F30/34 |
| 代理公司： | 苏州简理知识产权代理有限公司 32371 | 代理人： | 庞聪雅 |
| 地址： | 200120 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | adc 控制器 fpga 原型 验证 装置 方法 | ||
1.一种ADC控制器的FPGA原型验证装置，其特征在于，其包括：
一个或多个构造模型；
与所述构造模型连接的待验证的ADC控制器，
其中所述ADC控制器发送控制信号给对应的构造模型，对应的构造模型工作并给出转换结果和应答信号，转换结果的数据内容依次为ADC序号、扫描通道号和转换次数，所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。
2.根据权利要求1所述的FPGA原型验证装置，其特征在于，每个构造模型对应一个ADC序号，即每个构造模型输出的转换结果的数据内容包括其对应的ADC序号，每个构造模型对应的ADC序号是由每个构造模型内部生成的。
3.根据权利要求1所述的FPGA原型验证装置，其特征在于，所述转换结果的数据内容中的扫描通道号是由所述ADC控制器的控制信号确定的。
4.根据权利要求1所述的FPGA原型验证装置，其特征在于，在每个构造模型进行一次转换工作后，每个构造模型的转换次数自增，各个构造模型的转换次数相互独立。
5.根据权利要求1所述的FPGA原型验证装置，其特征在于，所述ADC控制器发送控制信号包括使能信号、扫描通道选择信号和开始信号，所述构造模型根据所述扫描通道选择信号确定其所述转换结果的数据内容中的扫描通道号。
6.根据权利要求1所述的FPGA原型验证装置，其特征在于，通过所述ADC控制器的寄存器中的转换结果判断所述ADC控制器是否正常工作，
将多个构造模型的转换结果统合为一个矩阵，在检测到任一构造模型的应答信号后将该构造模型的转换结果统计入该矩阵。
7.一种ADC控制器的FPGA原型验证方法，其特征在于，其包括：
ADC控制器发送控制信号给对应的构造模型；
对应的构造模型工作并给出转换结果和应答信号，转换结果的数据内容依次为ADC序号、扫描通道号和转换次数；
所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。
8.根据权利要求7所述的FPGA原型验证方法，其特征在于，每个构造模型对应一个ADC序号，即每个构造模型输出的转换结果的数据内容包括其对应的ADC序号，每个构造模型对应的ADC序号是由每个构造模型内部生成的。
9.根据权利要求7所述的FPGA原型验证方法，其特征在于，所述转换结果的数据内容中的扫描通道号是由所述ADC控制器的控制信号确定的。
10.根据权利要求7所述的FPGA原型验证方法，其特征在于，在每个构造模型进行一次转换工作后，每个构造模型的转换次数自增，各个构造模型的转换次数相互独立，
所述ADC控制器发送控制信号包括使能信号、扫描通道选择信号和开始信号，所述构造模型根据所述扫描通道选择信号确定其所述转换结果的数据内容中的扫描通道号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海芯联芯智能科技有限公司，未经上海芯联芯智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202211733024.9/1.html，转载请声明来源钻瓜专利网。
