[发明专利]限流阈值精度调节电路、芯片及电子设备

权利要求书

1.一种限流阈值精度调节电路，其与提供驱动电流信号的电荷泵耦接，其特征在于，所述限流阈值精度调节电路包括：电流采样电路、基准电流产生电路、以及电流调节电路，

其中，所述电流采样电路被配置为根据接收的负载电流信号，产生与所述负载电流信号存在倍数关系的第一采样电流信号和第二采样电流信号，并分别经由第一节点和第二节点向所述电流调节电路提供所述第一采样电流信号和所述第二采样电流信号；

所述基准电流产生电路被配置为产生基准电流信号并经由所述第一节点向所述电流调节电路提供所述基准电流信号；

所述电流调节电路被配置为将所述第一采样电流信号与所述基准电流信号进行比较，得到净电流信号，并利用所述第二采样电流信号与所述净电流信号调整所述驱动电流信号的偏差对限流阈值的影响。

2.根据权利要求1所述的限流阈值精度调节电路，其特征在于，所述电流采样电路包括：第一电阻器、第二电阻器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和误差放大器，

其中，所述第一电阻器的第一端耦接第一电压端，所述第一电阻器的第二端耦接所述误差放大器的同向输入端；

所述第二电阻器的第一端耦接所述第一电压端，所述第二电阻器的第二端耦接所述误差放大器的反向输入端；

所述第一晶体管的控制极耦接所述电荷泵的输出端，所述第一晶体管的第一极耦接所述误差放大器的同向输入端，所述第一晶体管的第二极耦接负载电流输入端与第二电压端；

所述第二晶体管的控制极耦接所述误差放大器的输出端，所述第二晶体管的第一极耦接所述误差放大器的反向输入端，所述第二晶体管的第二极耦接所述第三晶体管的第一极；

所述第三晶体管的控制极耦接所述第三晶体管的第一极，所述第三晶体管的第二极耦接所述第二电压端；

所述第四晶体管的控制极耦接所述第三晶体管的控制极，所述第四晶体管的第一极耦接所述第二节点，所述第四晶体管的第二极耦接所述第二电压端；

所述第五晶体管的控制极耦接所述第五晶体管的第一极与所述第二节点，所述第五晶体管的第二极耦接所述第一电压端；

所述第六晶体管的控制极耦接所述第五晶体管的控制极，所述第六晶体管的第一极耦接所述第一节点，所述第六晶体管的第二极耦接所述第一电压端。

3.根据权利要求2所述的限流阈值精度调节电路，其特征在于，所述基准电流产生电路包括：运算放大器、第十一晶体管和可调电阻器，

其中，所述运算放大器的同相输入端耦接参考电压输入端，所述运算放大器的反向输入端耦接所述第十一晶体管的第一极与所述可调电阻器的第一端，所述运算放大器的输出端耦接所述第十一晶体管的控制端；

所述第十一晶体管的第二极耦接所述第一节点；

所述可调电阻器的第一端耦接所述可调电阻器的可调端，所述可调电阻器的第二端耦接第二电压端。

4.根据权利要求3所述的限流阈值精度调节电路，其特征在于，所述电流调节电路包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管和第三电阻器，

其中，所述第七晶体管的控制极耦接所述第二节点，所述第七晶体管的第一极耦接所述第三电阻器的第一端，所述第七晶体管的第二极耦接所述第一电压端；

所述第八晶体管的控制极耦接所述第八晶体管的第一极与所述第一节点，所述第八晶体管的第二极耦接所述第二电压端；

所述第九晶体管的控制极耦接所述第八晶体管的控制极，所述第九晶体管的第一极耦接所述电荷泵的输出端，所述第九晶体管的第二极耦接所述第二电压端；

所述第十晶体管的控制极耦接所述第八晶体管的控制极，所述第十晶体管的第一极耦接所述电荷泵的输出端，所述第十晶体管的第二极耦接所述第三电阻器的第一端；

所述第三电阻器的第二端耦接所述第二电压端。

5.根据权利要求2所述的限流阈值精度调节电路，其特征在于，所述第一晶体管、第三晶体管和第四晶体管均为NMOS晶体管，且所述第三晶体管的宽长比大于所述第四晶体管的宽长比；所述第二晶体管、第五晶体管和第六晶体管均为PMOS晶体管，且所述第五晶体管的宽长比大于所述第六晶体管的宽长比。