[发明专利]集成电路和静态随机存取存储器（SRAM）

说明书

本公开涉及集成电路和静态随机存取存储器。在一实施方式中，一种集成电路包括第一n型金属氧化物半导体(NMOS)区、第二NMOS区、在第一NMOS区和第二NMOS区之间的第一p型MOS(PMOS)区、在第一PMOS区和第二NMOS区之间的第二PMOS区、以及在第一方向上延伸并将第一NMOS区联接到第一PMOS区的第一有源桥。第一有源桥的水平与第一传输晶体管的第一电极的水平、第一传输晶体管的第二电极的水平、第一下拉晶体管的第一电极的水平、第一下拉晶体管的第二电极的水平、第一上拉晶体管的第一电极的水平和第一上拉晶体管的第二电极的水平相同。

技术领域

本公开涉及集成电路和静态随机存取存储器(SRAM)。

背景技术

由于SRAM不需要刷新数据，所以SRAM通常具有高操作速度并需要低操作功率。SRAM的代表性应用可以包括用于移动设备(诸如移动电话)的存储器。通常，SRAM单元可以包括形成触发器电路的两个传输晶体管和两个反相器。

当使用互补金属氧化物半导体(CMOS)工艺构建SRAM单元时，可能难以减小SRAM单元的尺寸，因为六个晶体管布置在单个SRAM单元中。具体地，在持续的按比例缩小工艺中，用于连接多个晶体管并施加信号的接触之间和金属互连之间的余量可能减小，这可能对小型化SRAM单元提出挑战。

发明内容

本公开提供具有增大的集成度的半导体器件。

根据本公开的一方面，提供一种集成电路。该集成电路包括第一n型金属氧化物半导体(NMOS)区、第二NMOS区、第一p型MOS(PMOS)区、第二PMOS区和第一有源桥。第一NMOS区包括第一传输晶体管的第一电极、第一传输晶体管的第二电极、第一下拉晶体管的第一电极和第一下拉晶体管的第二电极。第二NMOS区包括第二传输晶体管的第一电极、第二传输晶体管的第二电极、第二下拉晶体管的第一电极和第二下拉晶体管的第二电极。第一PMOS区在第一NMOS区和第二NMOS区之间。第一PMOS区包括第一上拉晶体管的第一电极和第一上拉晶体管的第二电极。第二PMOS区在第一PMOS区和第二NMOS区之间。第二PMOS区包括第二上拉晶体管的第一电极和第二上拉晶体管的第二电极。第一有源桥在第一方向上延伸并将第一NMOS区联接到第一PMOS区。第一NMOS区、第二NMOS区、第一PMOS区和第二PMOS区中的每个在垂直于第一方向的第二方向上延伸。第一有源桥的第一水平与第一传输晶体管的第一电极的水平、第一传输晶体管的第二电极的水平、第一下拉晶体管的第一电极的水平、第一下拉晶体管的第二电极的水平、第一上拉晶体管的第一电极的水平以及第一上拉晶体管的第二电极的水平相同。

根据本公开的另一方面，提供一种集成电路。该集成电路包括基板、掩埋氧化物层和有源层。基板包括掺有第一p型掺杂剂的第一阱区和掺有第一n型掺杂剂的第二阱区。掩埋氧化物层在基板上并包括绝缘材料。有源层通过掩埋氧化物层与基板分隔开。掩埋氧化物层在基板和有源层之间。有源层包括第一传输晶体管的掺有第二n型掺杂剂的第一电极、第一传输晶体管的掺有第三n型掺杂剂的第二电极、第一下拉晶体管的掺有第四n型掺杂剂的第一电极、第一下拉晶体管的掺有第五n型掺杂剂的第二电极、第一上拉晶体管的掺有第二p型掺杂剂的第一电极、第一上拉晶体管的掺有第三p型掺杂剂的第二电极。有源桥配置为电联接第一传输晶体管的第一电极、第一下拉晶体管的第二电极和第一上拉晶体管的第一电极。