[发明专利]电路的优化方法、电路、存储介质

说明书

本发明公开了一种电路的优化方法、电路、存储介质。其中电路的优化方法，包括：预先准备优化模块模板，以及每一个优化模块模板对应的优化策略；读取电路并筛选出电路中的选择器逻辑树；将筛选出来的选择器逻辑树与优化模块模板进行对比，当所述选择器逻辑树与优化模块模板一致时，判断所述优化模块模板对应的优化策略是否为删除至少一个选择器，若是，则标记待删除的选择器或者待删除的选择器及其分支，待所有选择器逻辑树均对比完毕之后再根据优化策略进行删除；否则采用所述优化模块模板对应的优化策略对对应的选择器逻辑树直接进行优化。本发明可以简化电路结构，提高电路的性能。

技术领域

本发明涉及数字电路的技术领域，尤其涉及一种优化电路的选择器逻辑树的方法。

背景技术

在当今的数字电路设计过程中，将电路的RTL描述转化成门级网表是一个必要环节。而在电路的综合转化过程中，伴随的电路优化必不可少。随着设计的规模越来越大和越来越复杂，合理适当的优化可以在保证电路的功能逻辑正确的情况下，减少元件数目，降低电路延时和功耗，从而提高电路的性能。

而电路设计当中，选择器通常都是必要部件，因而如何对电路的选择器对应的电路进行优化是待解决的技术问题。

发明内容

为了解决现有技术中电路未能合理优化的技术问题，本发明提出了电路的优化方法、电路、存储介质。

本发明提出电路的优化方法，包括：

预先准备优化模块模板，以及每一个优化模块模板对应的优化策略；

读取电路并筛选出电路中的选择器逻辑树；

将筛选出来的选择器逻辑树与优化模块模板进行对比，当所述选择器逻辑树与优化模块模板一致时，判断所述优化模块模板对应的优化策略是否为删除至少一个选择器，若是，则标记待删除的选择器或者待删除的选择器及其分支，待所有选择器逻辑树均对比完毕之后再根据优化策略进行删除；否则采用所述优化模块模板对应的优化策略对对应的选择器逻辑树直接进行优化。

进一步，所述优化模块模板包括第一模板，所述第一模板至少包括一个选择器，且该选择器的输出端口无效；所述第一模板对应的优化策略为将该选择器及其输入端口连接的子树删除。

进一步，所述优化模块模板包括第二模板，所述第二模板至少包括一个选择器，且该选择器的一个输入端无效；所述第二模板对应的优化策略为将该选择器及其无效的输入端连接的子树删除，并将剩下的输入端与该选择器的输出端直接连接。

进一步，所述优化模块模板包括第三模板，所述第三模板至少包括一个选择器，且该选择器的一个输入端与其控制端连接；所述第三模板对应的优化策略为将与该选择器控制端连接的输入端赋值为对应的常量；

和/或，所述第三模板至少包括两个选择器，且其中的子系选择器的一个输入端与父系选择器的控制端连接；所述第三模板对应的优化策略包括：

将与所述父系选择器的控制端连接的输入端赋值为对应的常量；

判断所述选择器与其父系选择器之间是否存在组合电路，若不存在，则优化完毕；若存在，判断所述组合电路的输入是否与所述选择器的输出完全匹配，以及所述组合电路的输出是否与所述父系选择器的输入完全匹配，若完全匹配，则删除所述组合逻辑并优化完毕；若不完全匹配，则删除所述组合逻辑，并将所述组合逻辑的其他输入、输出移除所述选择器逻辑树，形成单独的电路分支。

进一步，所述优化模板包括第四模板，所述第四模板至少包括两个选择器，且其中的子系选择器的控制端与父系选择器的控制端连接；所述第四模板对应的优化方法为保留所述父系选择器的控制端对应的子系选择器的输入端，并将该子系选择器及该子系选择器其他的输入端对应的子树删除。