[发明专利]一种存储校验的系统和服务器

说明书

本发明提供了一种存储校验的系统和服务器，系统包括：选通与仲裁模块连接到各个主机接口；存储控制器模块配置为接收选通与仲裁模块发送的主机接口命令和数据，并对接收到的主机接口命令进行解析，以及将译码后的数据发送到各个主机接口；ECC编解码器模块向选通与仲裁模块发送接口选择指示信号以使选通与仲裁模块选择相应的主机接口，ECC编解码器模块接收存储控制器模块发送的主机接口命令和数据，并基于主机接口命令对数据进行编码或译码，并将编码或译码后的数据发送到存储控制器模块中。通过使用本发明的方案，能够增加数据纠错能力，能够节省存储空间，能够明显降低资源消耗。本发明涉及计算机领域。

技术领域

本发明涉及计算机领域，并且更具体地涉及一种存储校验的系统和服务器。

背景技术

由于任何存储都不能保证它在全生命周期内的可靠性能，因此需要设置校验码，进行数据纠错或者发现错误上报。ECC（错误纠正码）算法因为其硬件实现简单，所占逻辑资源少，译码时延低，具有纠一验二特性，而被广泛应用于存储校验中。ECC码（SEC-DED码）是线性分组码的一种，能够纠正1 bit错误并能检测2 bit 错误，但对于2 bit 以上的错误不能保证检测。

ECC生成矩阵为：

其中，生成矩阵G是k*n维，式中，是k*k维的单位阵，中的元素为0或1的整数。由此生成矩阵可以看出ECC码是线性分组码中的系统码。待编码的数据信息为：。通过G矩阵编码得到的码字：。对于得到的码字，前k个分量为原始数据信息，后n-k个分量是校验位，n为码长。

ECC校验矩阵为：

根据生成矩阵G与校验矩阵H的定义可知，G与H具有简单的变化关系，且。假设解码器收到的码字为，原始码字在存储期间某些位上可能发生了错误，因此不一定与原始码字相同，而是包含了错误模式的序列，即。校正子。当错误模式为0时，；当错误模式不为0时，。

由上可知可以通过求解得到错误模式。应当注意，由于在模2运算中，用加法代替了减法，故通过即可得到正确的码字。

ECC码具有简单的解码方式，它利用校正子的差异性，通过查找表的方式确定不同校正子所对应的错误模式。由于ECC码可以纠正单位错误，同时探测两位随机错误，因此其奇偶校验矩阵H需要满足以下规则：（1）所有列向量各不相同，（2）所有列向量的汉明重量为奇数。

当码字中发生单位错误时，即错误模式向量中只包含一个 1，通过可知，此时校正子等于矩阵中的某一列，且与一一对应。因此，规则（1）保证了所有单位错误的校正子各不相同，即可通过查找表的方式，找到当前校正子所对应的错误模式，继而通过执行式完成纠错。

当码字中发生两位错误时，即错误模式向量中包含两个 1，通过可知，校正子等于矩阵中某两列的异或结果。若要探测出两位随机错误，则其校正子不能与任意单位错误的校正子相等，因此，矩阵中任意两个列向量的异或结果不等于所有的列向量本身。规则（2）正是为了满足这一要求而建立，当矩阵中所有列向量的汉明重量为奇数时，任意两个列向量异或结果的汉明重量一定为偶数。因此，规则（2）使得 ECC码仅通过判断非零校正子的奇偶性即可得知码字中是否发生了两位随机错误。

当数据位宽只有8个bit的时候，需要5个bit来进行ECC校验，而后数据位宽每增加一倍，ECC只需要增加1bit的校验位，16bit需要6bit ECC，32bit需要7bit ECC，64bit需要8bit ECC校验位。ECC校验码的数学特性决定了对于同样长度的原始数据，如果ECC校验码越长，则纠错的能力就越强，即允许原始数据出现错误的能力更大。