[发明专利]一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法

说明书

本发明公开了一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法；本发明在硅/二氧化硅片上采用物理气相沉积技术生长底电极钨，然后在钨电极上采用等离子体增强原子层沉积技术生长镓掺杂氧化铪铁电薄膜，再利用物理气相沉积、光刻、剥离制备顶电极，最后采用快速热退火形成铁电电容器。本发明的镓掺杂氧化铪基铁电薄膜，通过采用原子半径较小的镓原子取代部分铪原子，在氧化铪薄膜中产生较大的应力，诱导铁电相的产生，实现了低矫顽场、高可靠性。

技术领域

本发明涉及铁电材料技术领域，具体的说，涉及一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法。

背景技术

铁电性在非易失性存储器和新型逻辑器件中得到了广泛应用，如铁电随机存取存储器、铁电场效应晶体管等。传统的钙钛矿铁电材料如Pb(Zr,Ti)O₃(PZT)已成功应用于130nm技术节点的平面互补金属氧化物半导体(CMOS)工艺中。然而，随着集成电路制造规模的缩小，器件从平面结构过渡到三维结构，传统钙钛矿铁电材料的缺点逐渐暴露出来，如带隙小导致的漏电流大、击穿电压低、不适合三维集成的制造方法、严重的氢污染和界面退化等。

最近，基于氧化铪的铁电材料受到越来越多的关注，由于其更好的可扩展性和与CMOS工艺的兼容性，有望在未来的小节点得到广泛应用。氧化铪的铁电性是由于其具有中心不对称的亚稳正交相结构（Pca2₁），可以通过掺入特定的元素来稳定，包括硅（Si）、铝（Al）、钆（Gd）、钇（Y）、锆（Zr）和镧（La）等。所有这些元素的掺杂浓度都可以通过使用原子层沉积（ALD）精确控制循环比来实现。然而，掺杂氧化铪基铁电薄膜存在着如矫顽场较大，铁电性与可靠性较差等问题。

发明内容

为了克服现有技术的不足，本发明提供一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法；本发明通过采用原子层沉积的方法，改变镓掺杂浓度，从而获得矫顽场小，铁电性与可靠性好的铁电薄膜，进而获得性能优异的铁电薄膜电容器。

本发明的目的通过以下技术方案实现。

本发明提供一种镓掺杂的氧化铪铁电薄膜电容器，其为多层结构，从下到上包括包

括衬底、底电极、功能材料和顶电极，功能材料为镓掺杂的氧化铪HfGaO铁电薄膜层，镓在铁电薄膜中的掺杂浓度在3~6 at%之间。优选的， 掺杂浓度为4~5 at%。

本发明中，镓掺杂的氧化铪HfGaO铁电薄膜层的厚度在5~15 nm之间。

本发明中，衬底为硅/二氧化硅衬底、底电极为钨电极、顶电极为钨电极。

本发明还提供一种根据权利要求1所述的镓掺杂的氧化铪铁电薄膜电容器的制备方法，包括以下步骤：

（1）利用物理气相沉积技术，在衬底上生长底电极；

（2）利用等离子体增强原子层沉积技术，在步骤（1）的结构基础上生长镓掺杂氧化铪HfGaO铁电薄膜；

（3）通过光刻工艺对步骤（2）得到的结构进行图形化；

（4）采用物理气相沉积技术在步骤（3）所得的晶圆表面生长顶电极；

（5）通过剥离工艺去除光刻胶和多余电极；

（6）通过快速热退火工艺对晶圆进行处理得到最终器件。

本发明中，步骤（1）中，底电极为钨电极； 利用物理气相沉积技术，在硅/二氧化硅衬底上生长底电极钨；优选的，底电极钨的厚度30 nm，物理气相沉积的功率为150W。