[发明专利]一种基于实例逻辑关联性实现的FPGA装箱方法

说明书

本申请公开了一种基于实例逻辑关联性实现的FPGA装箱方法，涉及FPGA领域，该方法按照逻辑关联性对待装箱实例进行分组，对位于同一数据路径中而具有逻辑关联性的待装箱实例进行统一装箱，从而尽可能集中分在相同的箱内，可使各个逻辑关联的待装箱实例形成的箱与数据路径的数据流向相合，达到最有效，最优化的安排，从而优化了装箱结果，继而提升后续设计流程的效率，缩短整个设计流程。

技术领域

本发明涉及FPGA领域，尤其是一种基于实例逻辑关联性实现的FPGA装箱方法。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的设计流程主要包括综合、装箱、布局、布线、码流生成等多个步骤。其中，装箱阶段将综合后的网表中的实例按照FPGA的硬件资源分成多个箱，使得每个箱可以对应FPGA内部的一个硬件的资源单元，比如对应一个Slice单元，同时需要满足资源的约束条件，以确保此箱的逻辑可在此片上硬件资源单元内实现。然后在布局阶段再把每个箱对应到FPGA内部特定位置的资源单元，并满足约束及特定目标，如时序及布线的布通率。

目前装箱阶段的做法通常是：先在网表的实例中选定种子实例，每个种子实例形成一个箱，然后根据实例之间的连接性关联度，将网表中剩余未放入箱中的实例中、与此箱中已有的实例的连接性关联度最大的实例加入到此箱中，重复执行这一过程，直到此箱中的资源已被箱中实例占满或特定约束不再满足而无法在加入任何实例为例。然后再继续处理下一个选定的种子实例，直到网表中所有实例都被装进箱中即结束。在这一过程中，具有连接关系的实例之间的连接性关联度较大，而直接相连的实例之间的连接性关联度最大，装箱原则比较单一，往往并不能达到较好的装箱效果，继而影响了后续布局布线的效果，并影响整个FPGA设计流程的周期和效率。

发明内容

本申请人针对上述问题及技术需求，提出了一种基于实例逻辑关联性实现的FPGA装箱方法，本申请的技术方案如下：

一种基于实例逻辑关联性实现的FPGA装箱方法，该方法包括：

确定待装箱逻辑网表中属于同一个关联实例组的待装箱实例，待装箱实例是逻辑网表中尚未被装入任何一个箱内的实例，属于同一个关联实例组的多个待装箱实例位于同一数据路径中而具有逻辑关联性；

以一个关联实例组为单位、对关联实例组中的所有待装箱实例进行统一装箱。

其进一步的技术方案为，属于同一个关联实例组的多个待装箱实例之间不存在连接关系。

其进一步的技术方案为，确定待装箱逻辑网表中属于同一个关联实例组的待装箱实例的方法包括：

根据所有待装箱实例的实例名称确定属于同一个关联实例组的多个待装箱实例。

其进一步的技术方案为，根据所有待装箱实例的实例名称确定属于同一个关联实例组的多个待装箱实例，包括：

解析各个待装箱实例的实例名称并识别实例名称中包含的预定分隔符，实例名称中位于预定分隔符之前的部分为名称类型，实例名称中位于预定分隔符之后的部分为名称后缀；

确定属于同一个关联实例组的多个待装箱实例的名称类型均相同，属于不同关联实例组的任意两个待装箱实例的名称类型不同。

其进一步的技术方案为，确定属于同一个关联实例组的多个待装箱实例的方法包括：

将名称类型相同、且名称后缀为纯数字字符串的多个待装箱实例归属到同一个关联实例组。

其进一步的技术方案为，根据待装箱实例的实例名称确定属于同一个关联实例组的多个待装箱实例的方法包括：

根据实例类型属于寄存器的待装箱实例的实例名称确定属于同一个关联实例组的多个待装箱实例。