[发明专利]寄存器堆预提取

说明书

本公开涉及寄存器堆预提取。描述了与寄存器堆预提取相关的技术。在实施例中，逻辑电路使得发出预提取请求，以将数据从数据缓存单元复制到寄存器堆。还公开并要求保护其他实施例。

相关申请

本申请与2022年1月5日提交的、标题为“REGISTER FILE PREFETCH(寄存器堆预提取)”的美国临时专利申请第63/296,760号相关并要求该美国临时专利申请的优先权，该美国临时专利申请出于所有目的以其全文并入本文。

技术领域

本公开总体上涉及处理器领域。更具体地，一些实施例涉及用于寄存器堆预提取的应用和/或方法。

背景技术

通常，处理器的寄存器堆包括多个处理器寄存器。在大多数现代处理器中，静态随机存取存储器(SRAM)被用于实现寄存器堆。

由于处理器操作依赖于寄存器堆来存储用于各种处理器操作的数据，因此寄存器堆的实现方式会对处理器性能产生直接影响。

发明内容

本公开的一个方面提供了一种用于提供寄存器堆预提取的装置，所述装置包括：寄存器堆，所述寄存器堆由多个寄存器形成，其中，所述寄存器堆包括多个寄存器堆条目；以及执行电路，所述执行电路用于使得发出预提取请求，以使得将数据从数据缓存单元预提取到所述寄存器堆的条目中，其中，所述预提取请求是响应于加载操作的分配而发出的。

本公开的另一方面提供了一种用于提供寄存器堆预提取的方法，所述方法包括：将多个寄存器堆条目存储在寄存器堆中，其中，所述寄存器堆包括多个寄存器；以及发出预提取请求以使得将数据从数据缓存单元预提取到所述寄存器堆的条目中，其中，所述预提取请求是响应于加载操作的分配而发出的。

本公开的又一方面提供了一种机器可读介质，包括代码，所述代码在被执行时使得机器执行根据任一方面所述的操作。

本公开的又一方面提供了一种设备，包括用于执行根据任一方面所述的操作的装置。

附图说明

参考附图提供详细描述。在附图中，附图标记最左边的(一个或多个)数字标识该附图标记首次出现的图。在不同附图中使用相同的附图标记来表示相似或相同的项。

图1A示出了根据实施例的用于支持寄存器堆预提取操作的乱序处理器核心的一些组件。

图1B示出了根据实施例的用于寄存器堆预提取操作以及与处理器加载管线的交互的方法的流程图。

图2示出了根据实施例的寄存器堆预提取相对于基线的每周期指令数增益的样本图表。

图3A是示出根据实施例的示例性指令格式的框图。

图3B是示出根据一个实施例的构成完整操作码字段的指令格式的字段的框图。

图3C是示出根据一个实施例的构成寄存器索引字段的指令格式的字段的框图。

图3D是示出根据一个实施例的构成扩增操作字段的指令格式的字段的框图。

图4是根据一个实施例的寄存器体系结构的框图。

图5A是示出根据实施例的示例性有序管线和示例性寄存器重命名、乱序发出/执行管线两者的框图。

图5B是示出根据实施例的要被包括在处理器中的有序体系结构核心和示例性寄存器重命名、乱序发出/执行体系结构核心的示例性实施例两者的框图。

图6示出了根据实施例的片上系统(SOC)封装的框图。

图7是根据实施例的处理系统的框图。

图8是根据一些实施例的具有一个或多个处理器核心的处理器的实施例的框图。