[发明专利]一种低欧姆接触GaN基高电子迁移率晶体管及其制备方法

说明书

本发明公开了一种低欧姆接触GaN基高电子迁移率晶体管，包括：源极、漏极、栅极和由下至上依次设置的衬底、缓冲层、沟道层、氮化铝势垒层和氮化硅帽层；栅极设置在氮化硅帽层上；源极和漏极均穿过氮化硅帽层延伸至氮化铝势垒层和氮化硅帽层的界面；或者源极和漏极一部分穿过氮化硅帽层延伸至氮化铝势垒层和氮化硅帽层的界面，另一部分穿过氮化硅帽层延伸至氮化铝势垒层内；源极和漏极的材料中含有金属硅化物。本发明还提供一种低欧姆接触GaN基异质结晶体管的制备方法。本发明能够降低基于氮化铝势垒层的射频器件的欧姆接触势垒，有效减小源极和漏极与二维电子气沟道之间的欧姆接触电阻，降低工艺复杂度的同时提高了器件的射频性能。

技术领域

本发明属于微电子技术领域，具体涉及一种低欧姆接触GaN基高电子迁移率晶体管及其制备方法。

背景技术

GaN射频器件具有高输出功率密度、高效率、耐高温等优异性能，因此成为卫星、雷达、5G移动通信系统等领域应用的核心射频器件。特别是移动通讯的工作频率逐渐向向毫米波甚至亚毫米波、太赫兹等更高的频段发展，对半导体射频器件的工作频率的要求也进一步提高。

常规的氮化镓高电子迁移率晶体管中，较大的欧姆接触电阻很大地限制了器件工作频率的进一步提升。相关技术中已有的可以实现低的接触电阻的的工艺有：

1.再生长欧姆技术。欧姆区域选区再生长重掺杂硅(Si)的GaN(n⁺⁺GaN)。具体是将欧姆区域选区干法刻蚀，过刻蚀至GaN基异质结二维电子气(2DEG)的下方位置，刻蚀过的凹槽侧壁会暴露出GaN基异质结的2DEG。此时，将该样品在金属有机化合物化学气相沉淀(MOCVD)或者分子束外延(MBE)设备中生长适当厚度的n⁺⁺GaN层，该n⁺⁺GaN层会直接与刻蚀侧壁的2DEG接触，n⁺⁺GaN层与2DEG之间的电阻会是很小的，同时，n⁺⁺GaN层与后续制备的欧姆金属之间的接触电阻也是比较小的。总的结果是欧姆金属与2DEG之间的电阻会减小。

2.离子注入激活欧姆技术。具体是在欧姆区域选区使用离子注入机注入硅(Si)离子，然后在超过1000℃高温的退火炉中激活注入的Si离子。激活后的Si离子在GaN中呈现n型掺杂，这样n型高掺杂的GaN可以与欧姆金属形成较小的接触电阻。

3.图形化刻蚀欧姆技术。该技术与前两种技术不同，该技术是在欧姆区域选区干法刻蚀许多小的孔，即在相同的器件尺寸下，这样增大侧壁2DEG与后续制备的欧姆金属的接触面积来减小等效的欧姆接触电阻。

上述技术涉及欧姆选区干法刻蚀技术、再生长技术、离子注入技术、高温激活等技术，这些每个技术都需要单独的工艺开发，优化，以及整体制备工艺的整合，制备工艺复杂，成本较高。特别是针对基于氮化铝势垒层的高电子迁移率射频器件，由于氮化铝材料禁带宽度较大，采用上述工艺实现减小欧姆接触电阻难度较大，进一步增加了工艺复杂度和生产成本。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种低欧姆接触GaN基高电子迁移率晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例的第一方面提供一种低欧姆接触GaN基高电子迁移率晶体管，包括：源极、漏极、栅极和由下至上依次设置的衬底、缓冲层、沟道层、氮化铝势垒层和氮化硅帽层；

所述栅极设置在所述氮化硅帽层上，且位于所述源极和所述漏极之间；

所述源极和所述漏极均穿过所述氮化硅帽层延伸至所述氮化铝势垒层和所述氮化硅帽层的界面；或者

所述源极和所述漏极一部分穿过所述氮化硅帽层延伸至所述氮化铝势垒层和所述氮化硅帽层的界面，另一部分穿过所述氮化硅帽层延伸至所述氮化铝势垒层内；

所述源极和所述漏极的材料中含有金属硅化物。