[发明专利]视频信号的解码电路、方法、电子设备及存储介质

说明书

本发明提供视频信号的解码电路、方法、电子设备及存储介质，解码电路包括接口模块、锁相环模块和控制模块；控制模块用于获得视频信号和数据流时钟信号，确定视频信号中的每帧的第一个消隐区结束标志，根据每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿，并基于数据流时钟信号、水平同步信号的上升沿、垂直同步信号的上升沿和主数据流属性参数确定控制画面显示的时序格式信号组；其中，控制画面显示的时序格式信号组中水平同步信号和垂直同步信号与视频信号中的每一帧内出现的第一个消隐区结束标志对齐。通过上述方式，本发明可以正确解码动态刷新频率的视频信号，生成符合后级显示系统所需要的时序格式信号组。

技术领域

本发明涉及显示技术领域，尤其涉及视频信号的解码电路、方法、电子设备及存储介质。

背景技术

随着近年来游戏产业的快速发展，游戏玩家越来越追求游戏画面细节的连贯性和细腻程度，基于这种需求，针对动态改变帧刷新率的技术应运而生。比如在游戏的某个激烈的开火场面，游戏玩家要在极短的时间内移动鼠标瞄准器时刻跟踪瞄准敌人，此时游戏渲染端(例如显卡)可以用非常高的帧刷新率比如165Hz来快速更新游戏画面，让玩家感觉不到卡顿和撕裂；当游戏场景切换到周围比较安静，景物不常变化如一个枪手蹲在一个角落伏击敌人时，游戏渲染端又可以用非常低的图形画面刷新率比如30Hz来更新画面，这样可以通过降低图像渲染的频率而降低系统功耗。

视频信号中的垂直消隐块(vertical blanking)的宽度可能是随时变化的，这就导致现有的视频信号的解码机制已不能适用于垂直消隐块宽度随时变化的视频信号。例如，free-sync是一种可实现动态可变刷新率的技术。free-sync的DP(DisplayPort)视频信号和普通的DP视频信号一样，需要按照特定格式打包后再传输，显示设备端需要通过对打包的数据进行解码后生成符合显示设备显示处理需要的信号组；但是，由于free-sync的DP视频信号中的垂直消隐块的宽度是随时可变化的，导致现有的DP视频信号的解码机制已不能适用于free-sync，应用free-sync的显示设备不能像普通的显示设备一样，依赖主数据流属性的信息重建信号组，最终使得显示设备无法正常显示刷新画面。因此需要寻找一种新的适配垂直消隐块宽度随时变化的视频信号的解码机制。

发明内容

本发明提供视频信号的解码电路、方法、电子设备及存储介质，用以解决现有技术中无法正确解码的动态刷新频率的视频信号的缺陷。

本发明提供一种视频信号的解码电路，包括接口模块、锁相环模块和控制模块；其中，接口模块分别与锁相环模块和控制模块连接；锁相环模块与控制模块连接；接口模块用于获得视频信号和链接时钟信号；锁相环模块用于获得链接时钟信号，并根据链接时钟信号生成数据流时钟信号；控制模块用于获得视频信号和数据流时钟信号，确定视频信号中的每帧的第一个消隐区结束标志，根据每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿，并基于数据流时钟信号、水平同步信号的上升沿、垂直同步信号的上升沿和主数据流属性参数确定控制画面显示的时序格式信号组；其中，控制画面显示的时序格式信号组包括水平同步信号、垂直同步信号、数据有效信号、像素信号和数据流时钟信号；水平同步信号、垂直同步信号与视频信号中的每一帧内出现的第一个消隐区结束标志对齐。

根据本发明提供的一种视频信号的解码电路，控制模块包括时序发生模块和缓存模块；时序发生模块和缓存模块连接；时序发生模块用于获得视频信号和数据流时钟信号，确定视频信号中的每帧的第一个消隐区结束标志，根据每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿，根据数据流时钟信号和主数据流属性参数确定水平同步信号和数据有效信号；最后输出水平同步信号、垂直同步信号、数据有效信号和数据流时钟信号；缓存模块用于响应视频信号中的每帧的第一个消隐区结束标志时，写入视频信号中的图片数据；响应数据有效信号时，读出图片数据作为像素信号。