[发明专利]视频信号的解码电路、方法、电子设备及存储介质

权利要求书

1.一种视频信号的解码电路，其特征在于，包括接口模块、锁相环模块和控制模块；其中，所述接口模块分别与所述锁相环模块和所述控制模块连接；所述锁相环模块与所述控制模块连接；

所述接口模块用于获得视频信号和链接时钟信号；

所述锁相环模块用于获得所述链接时钟信号，并根据所述链接时钟信号生成数据流时钟信号；

所述控制模块用于获得所述视频信号和所述数据流时钟信号，确定所述视频信号中的每帧的第一个消隐区结束标志，根据所述每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿，并基于所述数据流时钟信号、所述水平同步信号的上升沿、所述垂直同步信号的上升沿和主数据流属性参数确定控制画面显示的时序格式信号组；

其中，所述控制画面显示的时序格式信号组包括水平同步信号、垂直同步信号、数据有效信号、像素信号和数据流时钟信号；所述水平同步信号、所述垂直同步信号与所述视频信号中的每一帧内出现的第一个消隐区结束标志对齐。

2.根据权利要求1所述的视频信号的解码电路，其特征在于，所述控制模块包括时序发生模块和缓存模块；所述时序发生模块和所述缓存模块连接；

所述时序发生模块用于获得所述视频信号和所述数据流时钟信号，确定所述视频信号中的每帧的第一个消隐区结束标志，根据所述每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿，根据所述数据流时钟信号和所述主数据流属性参数确定所述水平同步信号和数据有效信号；最后输出所述水平同步信号、所述垂直同步信号、所述数据有效信号和所述数据流时钟信号；

所述缓存模块用于响应所述视频信号中的每帧的第一个消隐区结束标志时，写入所述视频信号中的图片数据；响应所述数据有效信号时，读出所述图片数据作为所述像素信号。

3.根据权利要求1所述的视频信号的解码电路，其特征在于，还包括测量模块，其中所述测量模块分别与所述接口模块和所述控制模块连接；

所述测量模块用于基于所述链接时钟信号测量所述视频信号的周期信息，其中，所述周期信号用于确定所述水平同步信号和所述数据有效信号。

4.根据权利要求1所述的视频信号的解码电路，其特征在于，还包括频率跟踪模块，其中，所述频率跟踪模块分别与所述接口模块、所述锁相环模块和所述控制模块连接；

所述频率跟踪模块包括鉴频鉴相器和调制器；

所述调制器分别连接所述鉴频鉴相器和所述锁相环模块；所述鉴频鉴相器用于将消隐区结束标志和水平同步信号在时间轴上的位置进行比较，所述调制器用于根据所述鉴频鉴相器的比较结果调整数据流时钟信号，以使所述数据流时钟信号与发送所述视频信号的源装置的初始数据流时钟信号动态相等。

5.根据权利要求1所述的视频信号的解码电路，其特征在于，还包括辅助数据包模块，所述辅助数据包模块与所述接口模块连接；

所述辅助数据包模块用于接收并保存符合预设条件的辅助数据包数据，实时监控接收到的辅助数据包数据的变化情况。

6.一种视频信号的解码方法，其特征在于，包括：

获得视频信号和链接时钟信号；

基于所述链接时钟信号确定数据流时钟信号；

确定所述视频信号中的每帧的第一个消隐区结束标志，并根据所述每帧的第一个消隐区结束标志确定水平同步信号的上升沿和垂直同步信号的上升沿；

基于所述数据流时钟信号、所述水平同步信号的上升沿、所述垂直同步信号的上升沿和主数据流属性参数确定控制画面显示的时序格式信号组；

其中，所述控制画面显示的时序格式信号组包括水平同步信号、垂直同步信号、数据有效信号、像素信号和数据流时钟信号；所述水平同步信号、所述垂直同步信号与所述视频信号中的每一帧内出现的第一个消隐区结束标志对齐。