[发明专利]面向CGRA的多精度小面积SIMD运算系统、方法、介质及设备

权利要求书

1.一种面向CGRA的多精度小面积SIMD运算系统，其特征在于，包括编码模块、累加模块和溢出模块；

所述编码模块包括编码单元、选择器Mux和解码选择单元Select；

所述编码单元用于将原始的被乘数X通过Booth编码操作得到S、D和N参数；

所述选择器用于选择不同精度和符号模式中模式的编码模块数据走向；

所述解码单元用于将编码得到的S、D和N参数与乘数Y进行解码操作，得到每行部分的部分积结果；

所述S、D和N参数为被乘数X的编码结果，其中S代表32位单精度格式Single，输出结果为±1；D为64位双精度格式Double，输出结果为±2；N为否定符号Negation，代表操作的符号位；

所述累加模块用于按预设时序进行编码后累加乘法部分积和累加乘法结果；

所述溢出处理模块用于根据预设规则进行低位截位、高位截位和饱和截位。

2.根据权利要求1所述的面向CGRA的多精度小面积SIMD运算系统，其特征在于，编码单元中，X为被乘数，Y为乘数，Single信号的表达式为X_2i-1^X_2i；Double信号的表达式为～(～(X_2i-1X_2i～X_wi+1)～(～X_2i-1～X_2iX_2i)；Negation信号为～X_2i+1；

选取基-4的Booth算法，对于编码模块，将被乘数X每3位比特进行一次编码操作，引入参数i代表数据的组数，每组数据表示为X_2i+1、X_2i、X_2i-1，取值范围为0、1、2和3，共四个整数，当i＝0时，X_-1＝0。

3.根据权利要求1所述的面向CGRA的多精度小面积SIMD运算系统，其特征在于，所述选择器为2to 1选择器。

4.根据权利要求1所述的面向CGRA的多精度小面积SIMD运算系统，其特征在于，所述解码单元的输入信号为S、D、N和乘数Y组合而成，采用32位Booth乘法运算复用4个8位Booth乘法运算，在8位Booth运算中，在边界编码单元处设有选择器选择是否进行32位运算。

5.根据权利要求1所述的面向CGRA的多精度小面积SIMD运算系统，其特征在于，编码模块产生部分积的过程为：

基于选择器选择的数据走向后，对数据进行分组，然后将编码结果S、D和N参数与乘数Y放入解码模块中，得到部分积PP，引入参数j代表部分积PP的每位数据，其中j取值为0～7的整数；

部分积PP与编码结果和乘数Y的关系表达式为：PP_j＝～(～(Y_jD)～(Y_j-1S)^N，其中，PP₀＝～(SY₀)^N。