[发明专利]用于控制行锤击的存储器件及方法

说明书

提供了用于控制行锤击的存储器件和方法。该存储器件包括：存储单元阵列，包括字线和存储字线的访问计数值的多个计数器存储单元；以及控制逻辑电路，被配置为在行锤击监测时间范围期间监测访问字线的行地址，并在访问字线的次数大于或等于阈值时，将行地址确定为行锤击地址，其中，行锤击地址要被存储在地址存储器中。控制逻辑电路还被配置为基于指示在地址存储器中不存在用以存储行锤击地址的空闲空间的锁存满信号的激活，阻拦对下一行锤击地址的确定操作。

相关申请的交叉引用

本申请基于并要求于2021年12月8日在韩国知识产权局提交的韩国专利申请No.10-2021-0175213和于2022年2月8日在韩国知识产权局提交的韩国专利申请No.10-2022-0016430的优先权，所述申请的全部公开内容通过引用合并于此。

技术领域

本公开涉及半导体存储器件，更具体地，涉及一种存储器件以及操作该存储器件的方法，该存储器件被配置为控制行锤击，使得通过阻拦下一行锤击地址确定操作直到行锤击地址被目标刷新而不驱逐或删除行锤击地址信息。

背景技术

包括半导体芯片的系统广泛使用动态随机存取存储器(DRAM)作为系统的主存储器或工作存储器来存储由系统的主机使用的数据或指令和/或执行计算操作。通常，DRAM在主机的控制下写入数据或读取写入的数据。当执行计算操作时，主机从DRAM检索指令和/或数据，执行指令，和/或使用数据来执行计算操作。当存在计算操作的结果时，主机将计算操作的结果写回到DRAM。因此，主机可以请求DRAM芯片的可靠性、可用性和可维护性(RAS)功能。

有时减小DRAM单元尺寸以增加DRAM容量和密度。一些基于DRAM的系统有时由于繁重的工作负荷而经历间歇性故障。通过对单个存储行的重复访问(即，行锤击)来跟踪故障。由于行之间的电磁耦合，对某个行的重复访问可能导致相邻行(例如，受害行)的衰变速率增加。此外，连接到受害行的存储单元可能被干扰，并且因此可能会发生数据损坏，例如存储单元数据的翻转。

为了控制行锤击，DRAM可以监测密集访问的行锤击地址达预设时间。DRAM可以将行锤击地址存储在地址存储器的寄存器中，生成锤击刷新地址，该锤击刷新地址指示与对应于行锤击地址的存储单元行物理地相邻的存储单元行的地址，并且DRAM可以对连接到与锤击刷新地址相对应的受害存储单元行的存储单元进行目标刷新。

然而，通常，DRAM可能使用有限的寄存器(或锁存器)来控制行锤击，而行锤击地址的数量可以通过一定时间内执行历史访问的次数来确定，并且此外，可以通过存储访问次数的寄存器的数量来确定。随着行锤击地址被新存储在寄存器中，先前存储在寄存器中的行锤击地址可能会被驱逐或删除，并且因此，可能会丢失所监测的行锤击地址。与丢失的行锤击地址相邻的受害行可能比自动刷新操作的定时衰减得快，从而容易受到行锤击的影响。

因此，为了满足RAS期望，需要一种存储器件及其操作方法来控制行锤击信息不被驱逐或删除，直到与行锤击信息有关的存储单元行被目标刷新为止。

发明内容

本公开提供了一种存储器件以及操作该存储器件的方法，该存储器件用于控制行锤击，使得通过阻拦下一行锤击地址确定操作直到行锤击地址被目标刷新而不驱逐或删除行锤击地址信息。

根据实施例，一种存储器件包括：存储单元阵列，包括字线和被配置为存储字线的访问计数值的多个计数器存储单元；以及控制逻辑电路，被配置为：在行锤击监测时间范围期间监测访问字线的行地址；当访问字线的次数大于或等于阈值时，将行地址确定为行锤击地址，其中，行锤击地址要被存储在地址存储器中。控制逻辑电路被配置为基于指示在地址存储器中不存在用以存储行锤击地址的空闲空间的锁存满信号的激活，阻拦对下一行锤击地址的确定操作。