[发明专利]用于控制行锤击的存储器件及方法

权利要求书

1.一种存储器件，包括：

存储单元阵列，包括字线和被配置为存储所述字线的访问计数值的多个计数器存储单元；以及

控制逻辑电路，被配置为在行锤击监测时间范围期间监测访问所述字线的行地址，并在访问所述字线的次数大于或等于阈值时，将所述行地址确定为行锤击地址，其中，所述行锤击地址要被存储在地址存储器中，

其中，所述控制逻辑电路被配置为基于指示在所述地址存储器中不存在用以存储所述行锤击地址的空闲空间的锁存满信号的激活，阻拦对下一行锤击地址的确定操作。

2.根据权利要求1所述的存储器件，还包括刷新控制电路，所述刷新控制电路被配置为在所述行锤击监测时间范围期间，刷新与对应于存储在所述地址存储器中的所述行锤击地址的存储单元行物理相邻的受害存储单元行。

3.根据权利要求1所述的存储器件，其中，所述控制逻辑电路还被配置为从连接到与所述行地址相对应的字线的所述多个计数器存储单元读取所述字线的访问计数值，通过使用计数器将读取的访问计数值递增，并提供所述计数器的输出值作为访问所述字线的次数。

4.根据权利要求3所述的存储器件，其中，所述控制逻辑电路还被配置为将所述计数器的输出值存储在连接到所述字线的所述多个计数器存储单元中。

5.根据权利要求3所述的存储器件，其中，所述控制逻辑电路还被配置为当访问所述字线的次数大于或等于所述阈值时，将所述计数器的输出值重置为零，并且还被配置为将所述计数器的重置的输出值存储在连接到所述字线的所述多个计数器存储单元中。

6.根据权利要求1所述的存储器件，其中，所述控制逻辑电路还包括锁存电路，其中，所述控制逻辑电路还被配置为当访问所述字线的次数大于或等于所述阈值时，通过使用脉冲发生器生成脉冲形状的使能信号，并且其中，响应于所述脉冲发生器的具有脉冲形状的所述使能信号，所述锁存电路被配置为将所述行地址存储在所述地址存储器中，并被配置为激活指示在所述地址存储器中不存在用以存储所述行锤击地址的空闲空间的所述锁存满信号。

7.根据权利要求1所述的存储器件，其中，所述控制逻辑电路还被配置为响应于刷新信号，将存储在所述地址存储器中的行锤击地址提供给刷新控制电路。

8.根据权利要求7所述的存储器件，其中，所述刷新信号由施加到所述存储器件的刷新命令生成。

9.根据权利要求1所述的存储器件，其中，所述控制逻辑电路还被配置为在已经经过了所述行锤击监测时间范围之后，将所述地址存储器重置为空闲空间，并且将所述锁存满信号去激活。

10.根据权利要求1所述的存储器件，其中，所述控制逻辑电路还被配置为使用在所述存储器件中指定的基本刷新速率时间作为所述行锤击监测时间范围。

11.一种控制逻辑电路，包括：

计数器，被配置为：

在行锤击监测时间范围期间对通过行地址访问字线的次数进行计数；

从连接到通过所述行地址访问的所述字线的多个计数器存储单元读取所述字线的访问计数值；

将读取的访问计数值递增；以及

将所述计数器的输出值作为通过所述行地址访问所述字线的次数进行输出；

比较器，被配置为将所述计数器的输出值与阈值进行比较，以确定所述行地址是否是行锤击地址；以及

锁存电路，被配置为基于所述比较器的确定将所述行锤击地址存储在地址存储器中，并且被配置为激活指示在所述地址存储器中不存在用以存储所述行锤击地址的空闲空间的锁存满信号，

其中，响应于激活的锁存满信号，不将与通过下一行地址进行访问的次数有关的所述计数器的输出值提供给所述比较器。

12.根据权利要求11所述的控制逻辑电路，其中，所述计数器还被配置为将所述计数器的输出值存储在连接到所述字线的所述多个计数器存储单元中。