[发明专利]基于串行器的高精度信号延时方法、电子设备及存储介质

权利要求书

1.一种基于串行器的高精度信号延时方法，其特征在于，包括：

获取待延时信号，并在并行时钟的驱动下，对所述待延时信号进行并行化处理，以按照目标周期分别输出若干个并行化数据，其中，所述目标周期为所述并行时钟的时钟周期；

将若干个并行化数据存储至存储器中，且所述存储器中的每个地址对应一并行化数据；

获取延时时间，并基于所述延时时间和所述目标周期，确定出所述待延时信号的粗延时时间和细延时时间；

判断所述细延时时间是否大于0；

若是，则根据所述粗延时时间，确定出所述待延时信号在存储器中首次读取时的实际读取地址，以及依据所述细延时时间，确定出所述待延时信号从存储器中首次读取时的数据量；

在首次读取数据时，以所述实际读取地址为读取起点，读取所述实际读取地址对应的并行化数据，并从所述实际读取地址对应的并行化数据中选取m比特的数据作为第一数据，其中，m为所述数据量对应的比特值，且在读取过程中，保持所述存储器的写地址为第一预设地址；

基于串行器，将所述第一数据转换为第一串行数据进行输出；

在第i次读取数据时，读取第一目标地址对应的并行化数据，并从所述第一目标地址对应的并行化数据中选取前n比特数据，以与所述第一目标地址的前一地址内的剩余数据进行拼接，得到第二数据，其中，所述第一目标地址为第i-1次读取数据时对应地址的下一地址，所述剩余数据为所述第一目标地址的前一地址对应并行化数据中去除m比特数据后的数据，n为任一并行化数据的数据量与剩余数据对应数据量之间的差值，i从2开始，且i和n为正整数；

基于所述串行器，将所述第二数据转换为第二串行数据进行输出；

将i自加1，直至将所述存储器中的所有并行化数据读取完毕为止，以在读取完毕后，完成所述待延时信号的串行化延时输出。

2.根据权利要求1所述的方法，其特征在于，基于所述延时时间和所述目标周期，确定出所述待延时信号的粗延时时间和细延时时间，包括：

将所述延时时间和所述目标周期进行取整运算，以将取整运算结果作为所述粗延时时间，以及将所述延时时间和所述目标周期进行取余运算，以将取余运算结果作为所述细延时时间。

3.根据权利要求1所述的方法，其特征在于，所述延时时间包括增大延时时间或减小延时时间，其中，根据所述粗延时时间，确定出所述待延时信号在存储器中首次读取时的实际读取地址，包括：

若所述延时时间为增大延时时间，则以初始读地址为延时起点，向前顺延k个地址位，以在顺延后，得到所述实际读取地址，其中，k为所述粗延时时间；

若所述延时时间为减小延时时间，则以所述初始读地址为延时起点，向后顺延k+1个地址位，以在顺延后，得到所述实际读取地址；

相应的，依据所述细延时时间，确定出所述待延时信号从存储器中首次读取时的数据量，包括：

基于所述目标周期和任一并行化数据的数据量，计算得到任一并行化数据中每比特数据对应的时间；

根据所述细延时时间以及任一并行化数据中每比特数据对应的时间，确定出一中间值；

若所述延时时间为增大延时时间，则将任一并行化数据的数据量与所述中间值之间的差值，作为所述待延时信号从存储器中首次读取时的数据量；

若所述延时时间为减小延时时间，则将所述中间值作为待延时信号从存储器中首次读取时的数据量。