[发明专利]用于DFT结构的安全电路

说明书

本公开涉及用于DFT结构的安全电路。提出了针对封装芯片中DFT端口、尤其是专门针对JTAG协议端口设计的硬件安全电路。同时，本公开还提出了针对该硬件安全电路的控制方法，使用户能够打开、暂时锁定或完全锁死对DFT端口的访问通道。本公开提出的硬件电路复用已有芯片的信号，加入几个寄存器和组合逻辑，通过钳位芯片的PAD来锁死到JTAG端口的访问通道，结构简单，不占额外面积，且容易实现。而且通过几种简单的测试操作流程即可实现该结构的暂时/永久锁定和打开。

技术领域

本公开涉及封装芯片设计，并且更具体地涉及用于封装芯片中DFT结构的安全电路。

背景技术

随着芯片的集成规模越来越大、设计越来越复杂，芯片的硬件电路安全性也越来越重要。可测试性设计（DFT）理念将一些特殊结构在设计阶段植入芯片，以便设计完成后进行测试。目前大多数芯片由于采用DFT设计理念而会用到联合测试工作组（JTAG）协议，如美国电气和电子工程师协会（IEEE）1149.1标准及其各版本中规定的那样。JTAG协议可以访问并测试芯片内部寄存器，同时有时功能设计也会复用DFT的JTAG端口而访问芯片内的其他寄存器内容。因此，若不为芯片提供DFT相关的安全电路，则后续测试或产品应用可能由于一些对JTAG协议端口的不确定性复用而访问到芯片内部寄存器的数据，引起数据安全风险，尤其在不想让用户获得一些特别寄存器的内容的情况下。因此，DFT相关的硬件电路安全也至关重要。

目前，现有芯片的安全电路设计主要是针对功能自身的安全电路设计，在芯片模块内额外加入大部分设计再结合软件操作，会增加许多额外的寄存器且占据芯片面积。而尚未有专门针对DFT结构设计的安全电路，尤其是纯硬件电路设计。

发明内容

为此，本公开针对上述现状提出一种专门针对芯片中DFT端口、尤其是专门针对JTAG协议端口设计的硬件安全电路。同时，本公开还提出了针对该硬件安全电路的控制方法，使用户能够打开、暂时锁定或完全锁死对DFT端口的访问通道。

根据本公开的第一方面，本公开涉及一种用于DFT端口的访问控制电路，所述访问控制电路包括控制信号生成模块和钳位模块，所述DFT端口包括封装内管脚PAD，其中，所述钳位模块串接在所述PAD与所述PAD相应的封装外管脚PIN之间，所述钳位模块的一个输入连接到所述控制信号生成模块的输出，所述钳位模块的另一输入连接到所述PAD和其相对应的PIN中的一个，并且所述钳位模块的输出连接到所述PAD和其相对应的PIN中的需要对其进行钳位的另一个；所述访问控制电路响应于操作序列而启用、暂时禁用或永久禁用对所述PAD的访问；并且所述控制信号生成模块包括一次性可编程OTP器件。

根据本公开，通过在DFT端口的PAD与PIN之间串接钳位模块并藉由控制信号生成模块来控制所述钳位模块，可以对到DFT端口的PAD的输入输出进行钳位，以达到控制对其的访问的目的。所述钳位模块可以是已知的可对其下游电路进行钳位的任何电路或其他模块。作为钳位模块的一个具体示例，逻辑与门具有两个输入和一个输出，只有当其两个输入均为1时其才能输出1，因此可以通过使与门的一个输入为0而将其输出钳位为0（此时，无论其另一输入信号为何其输出都为0），因此该与门即可构成一种钳位模块。此外，所谓对访问的控制，既可以是控制到其的输入，也可以是控制其输入。例如，如果PAD连接到钳位模块的另一输入而钳位模块的输出连接到相对应的PIN，则可通过包括控制信号生成模块和钳位模块二者的访问控制电路来控制该PAD的输出。相反，如果PIN连接到钳位模块的另一输入而钳位模块的输出连接到相对应的PAD，则可控制到该PAD的输入。此外，根据本公开，通过在访问控制电路、尤其是其控制信号生成模块中包括OTP器件，可以通过对OTP器件进行编程来永久性地改变控制信号生成模块的输出，从而达到永久锁定/禁用DFT端口中的PAD的目的。