[发明专利]一种并行IIR通用滤波器的实现方法及装置

说明书

本发明属于滤波器领域，具体涉及一种并行IIR通用滤波器的实现方法及装置；所述方法包括将输出序列划分为第一序列和第二序列；建立大小为2Q的内部缓存空间，采用乒乓buffer方式并行读取第一序列中待处理数据，每次循环移位读出Q个数据，并使用Q个乘法器对Q个数据进行乘累加操作；复用2Q的内部缓存空间，采用乒乓buffer方式读取第二序列中待处理数据循环移位取数，每次循环移位读出Q个数据，并采用Q个乘法器计算Q阶数据。本发明将滤波器的输出序列分为两部分进行处理，每个部分同时并行处理多个数据，能够提升处理速度和效率；同时，本发明具有硬件资源占用小、处理速度快、通用性等特点。

技术领域

本发明属于滤波器领域，具体涉及一种并行IIR通用滤波器的实现方法及装置。

背景技术

IIR(infinite impulse response)滤波器是无限冲击响应滤波器，又称为递归型滤波器，具有非线性相频响应、单位冲激响应无限长、阶数要求低、有反馈环路、幅频特性精度高等特点，同FIR相比在相同阶数时取得更好的滤波效果。因此，IIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

IIR滤波器有软件实现和硬件实现两种方案，IIR滤波器算法与输入的待处理数据的前后数据都有关联，且每个输入数据的累乘加次数与向量数据的阶数直接相关。软件实现的时候受限于软件实现方式及CPU乘累加资源的限制，一般是一个数据接着一个数据的进行处理，即处理完一个数据的乘累加得到结果后，再处理下一个数据，对CPU的资源和总线的占用情况较多，处理速度较慢。硬件实现的时候，如果直接完全按通用IIR计算公式实现，要获得较快的处理效果，就需要较多的乘累加单元同步处理，需要的硬件资源较多；如果节省资源就需要牺牲处理时间。有的设计为了节省资源和获得较快的处理速度，对IIR的公式进行了简化，但是这种方式对输入数据和向量数据有特殊要求，会牺牲部分IIR的性能。

基于上述分析，如何在不增加乘累加单元的前提下，获得较快的处理速度本领域技术人员急需解决的技术问题。

发明内容

基于现有技术存在的问题，本发明提出了一种新的实现方案一种并行IIR通用滤波器的实现方法及装置。利用并行方式同时处理多组数据，提高处理效率；使用的乒乓buf及循环取数、共用乘法器资源等方式，节约了数据处理、存储的资源消耗。对待处理数据及向量数据的取值和长度没有特殊要求，实现了通用性。

在本发明的第一方面，本发明提出了一种并行IIR通用滤波器的实现方法，所述方法包括：

将输出序列划分为长度为M的第一序列和长度为N的第二序列，对第一序列和第二序列之间进行串行处理，对第一序列和第二序列的内部分别进行并行处理；

确定长度为Q的并行处理数据个数；

建立大小为2Q的内部缓存空间，采用乒乓buffer方式并行读取第一序列中待处理数据，每次从这2Q个内部缓存空间中循环移位读出Q个数据，并使用Q个乘法器对Q个数据进行乘累加操作；

复用大小为2Q的内部缓存空间，采用乒乓buffer方式读取第二序列中待处理数据，每次从这2Q个内部缓存空间中循环移位读出Q个数据，并采用Q个乘法器计算Q阶数据。

在本发明的第二方面，本发明还提供了一种并行IIR通用滤波器的实现装置，所述实现装置包括配置寄存器、AHB总线控制模块、AMEM存储器、BMEM存储器、XMEM存储器、YMEM存储器、乒乓buffer控制模块以及乘累加模块；所述配置寄存器连接有AHB总线控制模块和乒乓buffer控制模块，所述AHB总线控制模块连接有AMEM存储器、BMEM存储器、XMEM存储器以及乘累加模块；所述AMEM存储器、BMEM存储器、XMEM存储器以及YMEM存储器连接有乒乓buffer控制模块；所述乒乓buffer模块连接有乘累加模块。

本发明的有益效果：