[发明专利]单板级雷达数字系统装置在审
| 申请号: | 202211245491.7 | 申请日: | 2022-10-12 |
| 公开(公告)号: | CN115617737A | 公开(公告)日: | 2023-01-17 |
| 发明(设计)人: | 郭立俊;徐振华;丁浩;霍恩来;汪在华;胡进忠;邵威;杨江红;龚俊亮;唐焕朋 | 申请(专利权)人: | 中国电子科技集团公司第三十八研究所 |
| 主分类号: | G06F15/16 | 分类号: | G06F15/16;G06F15/78;G06F11/30 |
| 代理公司: | 北京久诚知识产权代理事务所(特殊普通合伙) 11542 | 代理人: | 翟丽红 |
| 地址: | 230088 安徽*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 单板 雷达 数字 系统 装置 | ||
本发明提供一种单板级雷达数字系统装置,涉及计算机控制技术领域。本发明的单板级雷达数字系统装置包括:可编程逻辑器件、PowerPC处理器、DSP信号处理芯片、SRIO交换芯片、以太网交换芯片,并且,PowerPC处理器、DSP信号处理芯片和可编程逻辑器件之间的连接总线通过SRIO交换芯片进行互联,PowerPC处理器和DSP信号处理芯片通过以太网交换芯片互联。该体积小、重量轻、集成度高,且兼容性好、针对性强,功能全面,很好的规避了现有机箱级雷达数字系统存在空间局限且功耗局限的问题。
技术领域
本发明涉及计算机控制技术领域,具体涉及一种单板级雷达数字系统装置。
背景技术
雷达数字系统主要应用于航空产品,其主要完成雷达信号处理、数据处理、时序产生、任务管理、波束调度及数据存储功能,是整个雷达系统后端处理的核心系统。随着现代技术中航空小型化产品的普及,特别是小型化无人机的不断普及,对雷达数字系统的各方面性能提出了更高的要求。
传统的雷达数字系统通常为机箱级架构设计方式,存在体积大、重量大等造成空间局限的问题,以及兼容性差、针对性差等功耗局限问题,而这无法很好的应用于小型化无人机等产品。
综上可知,亟需一种体积小、重量轻、兼容性好的新型雷达数字系统来解决现有技术存在的上述问题。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了一种单板级雷达数字系统装置,解决了现有机箱级雷达数字系统存在空间局限且功耗局限的问题。
(二)技术方案
为实现以上目的,本发明通过以下技术方案予以实现:
本发明提出了一种单板级雷达数字系统装置,所述装置包括:
可编程逻辑器件、PowerPC处理器、DSP信号处理芯片、SRIO交换芯片、以太网交换芯片;
所述可编程逻辑器件用于完成回波数据接收、数据解析、数据打包和数据乒乓分发;所述PowerPC处理器用于完成包括任务管理、波束调度和数据处理任务;所述DSP信号处理芯片用于完成信号处理;所述SRIO交换芯片主要实现单板级雷达数字系统装置综合处理板高速数据路由交换功能;所述以太网交换芯片用于完成综合处理板以太网数据路由交换功能;
其中,所述PowerPC处理器、所述DSP信号处理芯片和所述可编程逻辑器件之间的连接总线通过所述SRIO交换芯片进行互联;所述PowerPC处理器和所述DSP信号处理芯片通过以太网交换芯片互联。
优选的,所述可编程逻辑器件至少为一个,所述PowerPC处理器至少为两个,DSP信号处理芯片至少为两个。
优选的,所述可编程逻辑器件为FPGA。
优选的,所述装置还包括:健康管理单元,所述健康管理单元通过两条I2C总线分别连接所述PowerPC处理器和所述DSP信号处理芯片。
优选的,所述装置还包括:存储子卡,所述存储子卡通过PCIE总线挂在任意一个PowerPC处理器上。
优选的,所述装置还包括:AD采集模块,所述AD采集模块通过SRIO总线与所述可编程逻辑器件连接。
优选的,所述装置还包括:内外时钟选择电路模块,所述内外时钟选择电路模块用于统一所述装置的基准时钟源。
优选的,每个所述DSP信号处理芯片内集成1个EMIF16外设控制器。
优选的,每个所述PowerPC处理器和每个所述DSP信号处理芯片内均集成标准UART接口。
优选的,所述装置还包括:接口驱动器、电源配置模块,以及配置电路模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十八研究所,未经中国电子科技集团公司第三十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211245491.7/2.html,转载请声明来源钻瓜专利网。





