[发明专利]利用数据共享用于节能的Σ-Δ模数转换器电路

权利要求书

1.一种连续时间Σ-Δ模数转换器电路，包括：

Σ-Δ调制器电路，被配置为接收模拟输入信号，并且所述Σ-Δ调制器电路包括被配置为以采样频率生成数字输出信号的单比特量化器，并且所述Σ-Δ调制器电路还包括单比特数模转换器DAC电路，所述单比特数模转换器DAC电路被配置为处理所述数字输出信号以生成用于与所述模拟输入信号比较的模拟反馈信号，

其中所述单比特数模转换器电路包括：

多个触发器，被串联耦接并被配置为存储所述数字输出信号的比特；和

多个单DAC元件，由从所述多个触发器输出的所述数字输出信号的存储比特控制；

多相滤波器电路，包括多个信号处理路径，其中每个信号处理路径包括多相滤波器组，并且其中来自所述多个信号处理路径的输出被求和以生成转换输出信号；和

扇出电路，被配置为选择性地将从所述多个触发器输出的所述数字输出信号的比特应用到所述多相滤波器电路的所述多个信号处理路径的输入。

2.根据权利要求1所述的电路，还包括：

第一寄存器电路，被配置为以取决于时钟频率的速率锁存从所述多个触发器输出的所述数字输出信号的所述存储比特，所述时钟频率是所述采样频率的分数；

其中所述扇出电路的输入被耦接到所述第一寄存器电路的输出；以及

第二寄存器电路，被配置为存储选择性应用的所述比特；

其中所述第二寄存器电路的输入被耦接到所述扇出电路的输出，并且其中所述第二寄存器电路的输出被耦接到所述多相滤波器电路的所述多个信号处理路径。

3.根据权利要求2所述的电路，其中所述多个触发器包括n个触发器，并且其中所述时钟频率等于所述采样频率除以n。

4.根据权利要求3所述的电路，其中所述多个信号处理路径包括m个信号处理路径。

5.根据权利要求4所述的电路，其中n＝m。

6.根据权利要求4所述的电路，其中n＜m。

7.根据权利要求6所述的电路，其中所述扇出电路使用桶形移位功能来应用锁存在所述第一寄存器电路中的所述数字输出信号的所述存储比特以选择所述第二寄存器电路的比特。

8.根据权利要求7所述的电路，其中所述桶形移位功能以取决于所述时钟频率的所述速率而被实现。

9.根据权利要求2所述的电路，其中由所述第一寄存器电路锁存的所述数字输出信号的所述存储比特形成数据字，并且其中所述扇出电路使用桶形移位功能来应用数据字用于存储在所述第二寄存器电路中。

10.根据权利要求9所述的电路，其中所述桶形移位功能以取决于所述时钟频率的所述速率而被实现。

11.根据权利要求1所述的电路，其中每个单DAC元件包括由从所述多个触发器输出的所述数字输出信号的所述存储比特中的相应一个存储比特控制的单元元件电流源。

12.根据权利要求1所述的电路，其中所述多个触发器中的触发器各种以所述采样频率计时。

13.一种连续时间Σ-Δ模数转换器电路，包括：

Σ-Δ调制器电路，被配置为接收模拟输入信号，并且包括：

单比特量化器，被配置为以采样频率生成数字输出信号；

数据存储电路，被配置为存储所述数字输出信号的比特；和

多个数模转换器DAC元件，耦接到所述数据存储电路并响应于所述存储比特而被致动，以生成用于与所述模拟输入信号比较的模拟反馈信号；

滤波器电路，包括多个多相信号处理路径和求和电路，所述求和电路被配置为对来自多个多相信号处理路径的输出求和以生成转换输出信号；和

扇出电路，被配置为选择性地将来自所述数据存储电路的存储比特应用到所述滤波器电路的所述多个多相信号处理路径的输入。