[发明专利]一种低噪声放大器

说明书

本申请涉及电子信息技术领域，具体而言，涉及一种低噪声放大器。包括基础电路、共栅级缓冲器、偏置电路和保护电路；所述基础电路为两级共源结构，所述共栅级缓冲器与所述基础电路的输出端连接且一端接地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第一偏置电路与所述共栅级缓冲器的输出端连接为所述共栅级缓冲器提供偏置电压，所述偏置电路与所述基础电路的输出端连接为所述基础电路提供偏置电压，所述保护电路与所述基础电路的输入端连接且一端连地。在本实施例中噪声主要集中在输入管以及反馈电阻上，能够实现在6～18GHz应使噪声系数保持一定的平坦度。

技术领域

本申请涉及电子信息技术领域，具体而言，涉及一种低噪声放大器。

背景技术

宽带CMOS低噪声放大器已成为当下主要的应用趋势。在CMOS工艺下，当工作带宽较大时，能够同时满足良好的端口匹配、低噪声系数、一定带宽增益以及低功耗等指标是比较困难的，传统的宽带地噪声放大器结构通常是兼顾以上指标进行设计。分布式放大器与传统的放大器相比，能够通过提高增益带宽积的上限，进而实现更宽的带宽。分布式放大器由多支路构成，功耗高和面积大是其显著的缺点。电阻并联负反馈结构能提供良好的端口匹配以及一定的增益带宽，而反馈电阻的引入减小了增益，一定程度上使噪声性能恶化，此外反馈还可能引起稳定性问题。共栅结构能容易地实现良好的输入匹配，然后在高频下噪声系数偏大，实现高增益时所需功耗也较大，低增益大带宽常采用此种结构。带通滤波器结构能够在一定带宽内实现良好的端口匹配，同时具有较好的噪声性能。但在实际使用中需要较多的电感和电容元件，并且针对于阻抗匹配和噪声之间的协调也是现有技术中的难点。

发明内容

本申请的目的在于提供一种低噪声放大器，以解决现有技术中存在的阻抗匹配和噪音协调的问题。

方法为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供了一种低噪声放大器，包括基础电路、共栅级缓冲器、偏置电路和保护电路；所述基础电路为两级共源结构，所述共栅级缓冲器与所述基础电路的输出端连接且一端接地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第一偏置电路与所述共栅级缓冲器的输出端连接为所述共栅级缓冲器提供偏置电压，所述偏置电路与所述基础电路的输出端连接为所述基础电路提供偏置电压，所述保护电路与所述基础电路的输入端连接且一端连地。

可选地，所述基础电路包括第一支路和第二支路，分别设置有第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管共用同一偏置电流。

可选地，所述第一支路包括第一晶体管、第一电阻、第一电容和第一电感，所述第一晶体管的栅极与所述第一电感连接，且所述第一电感通过保护电路连接有电压输入端；所述第一电阻和所述第一电容连接并与所述第一晶体管和所述第一电感并联。

可选地，所述第一晶体管漏极连接第二电感输入端，所述第二电感输出端连接地。

可选地，所述第二支路包括第二晶体管，所述第二晶体管的栅极连接有第三电感，所述第二晶体管的漏极通过第四电感与所述第一晶体管的源极连接，且所述第二晶体管的漏极通过第二电容交流短接至地。

可选地，所述第二支路包括第三电容，所述第三电容与所述第三电感和所述第四电感并联并与第三电阻串联。

可选地，所述第三晶体管的源极与所述共栅级缓冲器连接，所述共栅级缓冲器包括第三晶体管，所述第三晶体管的源极通过第四电阻与所述第三晶体管的源极连接，所述第三晶体管漏极通过第五电感接地；还包括与所述第二晶体管源极和所述第三晶体管漏极并联的第四电容。

可选地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第二偏置电路与所述第三晶体管的栅极连接，所述第一偏置电路与所述第一支路的并联电路连接。