[发明专利]一种静电放电保护装置、等效电路及芯片

权利要求书

1.一种静电放电保护装置，其特征在于，所述装置包括：

第一深阱区和第二深阱区，所述第一深阱区和所述第二深阱区形成在半导体衬底中，所述第一深阱区和所述第二深阱区具有第一导电类型；

第三深阱区和第四深阱区，所述第三深阱区形成在所述第一深阱区中，所述第三深阱区具有第二导电类型，所述第四深阱区形成在所述第二深阱区中，所述第四深阱区具有第二导电类型；

第一注入区和第二注入区，所述第一注入区和所述第二注入区形成在所述第一深阱区中，所述第一注入区和所述第二注入区的导电类型不同；

第三注入区和第四注入区，所述第三注入区和所述第四注入区形成在所述第二深阱区中，所述第三注入区和所述第四注入区的导电类型不同，所述第三注入区与所述第一注入区的导电类型相同；

第一阱区和第二阱区，所述第一阱区形成在第三深阱区中，所述第一阱区具有第二导电类型，所述第二阱区形成在所述第四深阱区中，所述第二阱区具有第二导电类型；

第五注入区和第六注入区，所述第五注入区形成在所述第一阱区中，所述第五注入区具有第二导电类型，所述第六注入区形成在所述第二阱区中，所述第六注入区具有第二导电类型；

其中，所述第五注入区用于与芯片的PAD端口连接，所述第六注入区用于接地。

2.根据权利要求1所述的装置，其特征在于，还包括：

第五深阱区，所述第五深阱区形成在所述半导体衬底中，且所述第五深阱区设置在所述第一深阱区和所述第二深阱区之间有，所述第五深阱区具有第二导电类型。

3.根据权利要求2所述的装置，其特征在于，所述第三深阱区设置在所述第一深阱区中远离所述第五深阱区的一侧，所述第四深阱区设置在所述第二深阱区中远离所述第五深阱区的一侧。

4.根据权利要求3所述的装置，其特征在于，所述第一注入区具有第二导电类型，所述第二注入区具有第一导电类型，所述第二注入区设置在靠近所述第五深阱区的一侧，所述第一注入区与所述第二注入区相邻，所述第一注入区位于所述第二注入区和所述第三深阱区之间；

所述第三注入区具有第二导电类型，所述第四注入区具有第一导电类型，所述第四注入区设置在靠近所述第五深阱区的一侧，所述第三注入区与所述第四注入区相邻，所述第三注入区位于所述第四注入区和所述第四深阱区之间。

5.根据权利要求1所述的装置，其特征在于，所述半导体衬底具有第二导电类型。

6.根据权利要求1所述的装置，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。

7.一种静电放电保护装置的等效电路，其特征在于，所述静电放电保护装置为权利要求1至6中任一项所述的静电放电保护装置，所述静电放电保护装置的等效电路包括：

第一MOS管和第二MOS管，所述第一MOS管的栅极与第二MOS管的栅极连接，所述第一MOS管的源极与第二MOS管的源极连接，所述第一MOS管的源极还与所述第二MOS管的栅极连接，所述第一MOS管的基极与所述第二MOS管的基极连接，所述第一MOS管的源极还与第二MOS管的基极连接。

8.根据权利要求7所述的等效电路，其特征在于，所述第一MOS管的漏极与芯片的PAD端口连接，所述第二MOS管的漏极接地。

9.根据权利要求7所述的等效电路，其特征在于，以第五注入区为所述第一MOS管的漏极，以第三深阱区和第一深阱区为所述第一MOS管的栅极，以第一注入区和第二注入区为所述第一MOS管的源极；

以第六注入区为所述第二MOS管的漏极，以第二深阱区和第四深阱区为所述第二MOS管的栅极，以第三注入区和第四注入区为所述第二MOS管的源极。

10.一种芯片，其特征在于，所述芯片包括如权利要求1至6中任一项所述的静电放电保护装置。