[发明专利]最小值和次最小值检索电路

权利要求书

1.一种最小值和次最小值检索电路，其特征在于，对并行输入2^N个互不相同的输入数据检索出其中的最小值和次最小值，N大于等于1，包括N级比较电路；

第一级比较电路包括2^N-1个结构相同的第一级比较单元，其中，第1个所述第一级比较单元包括输入端[Din_1、Din_2]、输出端[smin_1_1、min_1_1]，输入端[Din_1、Din_2]对应输入数据中的最小值由min_1_1输出，次小值由smin_1_1输出；

第2个所述第一级比较单元包括输入端[Din_3、Din_4]、输出端[smin_1_2、min_1_2]，输入端[Din_3、Din_4]对应输入数据中的最小值由min_1_2输出，次小值由smin_1_2输出；

依此类推，第2^N-1个所述第一级比较单元包括输入端[Din_2^N-1、Din_2^N]、输出端[smin_1_2^N-1、min_1_2^N-1]，输入端[Din_2^N-1、Din_2^N]对应输入数据中的最小值由min_1_2^N-1输出，次小值由smin_1_2^N-1输出；

第二级比较电路包括2^N-2个结构相同的第二级比较单元，其中，第1个所述第二级比较单元包括的输入端与所述第一级比较电路的输出端[smin_1_1、smin_1_2、min_1_1、min_1_2]相对应，以及包括输出端[smin_2_1_1、smin_2_1_2、min_2_1]；

第2个所述第二级比较单元包括的输入端与第一级比较电路的输出端[smin_1_3、smin_1_4、min_1_3、min_1_4]相对应，以及包括输出端[smin_2_2_1、smin_2_2_2、min_2_2]；

依此类推，第2^N-2个所述第二级比较单元与所述第一级比较电路的输出端[smin_1_(2^N-1-1)、smin_1_2^N-1、min_1_(2^N-1-1)、min_1_2^N-1]相对应，以及包括输出端[smin_2_2^N-2_1、smin_2_2^N-2_2、min_2_2^N-2]；

第三级比较电路包括2^N-3个结构相同的第三级比较单元，其中，第1个所述第三级比较单元包括的输入端与所述第二级比较电路的输出端[smin_2_1_1、smin_2_2_1、smin_2_1_2、smin_2_2_2、min_2_1、min_2_2]相对应，以及包括输出端[smin_3_1_1、smin_3_1_2、smin_3_1_3、min_3_1]；

第2个所述第三级比较单元包括的输入端与所述第二级比较电路的输出端[smin_2_3_1、smin_2_4_1、smin_2_3_2、smin_2_4_2、min_2_3、min_2_4]相对应，以及包括输出端[smin_3_2_1、smin_3_2_2、smin_3_2_3、min_3_2]；

依此类推，第2^N-3个所述第三级比较单元与所述第二级比较电路的输出端[smin_2_(2^N-2-1)_1、smin_2_2^N-2_1、smin_2_(2^N-2-1)_2、smin_2_2^N-2_2、min_2_(2^N-2-1)、min_2_2^N-2]相对应，以及包括输出端[smin_3_2^N-3_1、smin_3_2^N-3_2、smin_3_2^N-3_3、min_3_2^N-3]；

以此类推，第N级比较电路包括输入端与所述第N-1级比较电路的输出端[smin_(N-1)_1_1、smin_(N-1)_2_1、smin_(N-1)_1_2、smin_(N-1)_2_2、……、smin_(N-1)_1_(N-1)、smin_(N-1)_2_(N-1)、min_(N-1)_1、min_(N-1)_2]相对应，以及包括输出端[smin_N_1、smin_N_2、……、smin_N_N、min_N]；其中输出端min_N产生输出所述2^N个输入数据中的最小值。