[发明专利]一种逐次逼近型模数转换器及其校准方法

说明书

本发明公开了一种逐次逼近型模数转换器及其校准方法，其中的器件包括：比较器；数模转换器包括分别接入比较器的两个输入端的第一电容阵列和第二电容阵列；逻辑控制器与比较器的输出端以及数模转换器相连接，器根据比较器的输出控制数模转换器中各电容第一极板和第二极板的连接；第一电容阵列和第二电容阵列结构相同，均包括：采样电容阵列和校准电容阵列；数模转换器具有采样电容阵列中各电容的第一极板和第二极板均连接至共模电压后，第三权重电容阵列中的权重电容的第一极板与共模电压断开，以获取比较器失调电压的第一校准模式；逻辑控制器用于调节校准电容阵列逼近比较器失调电压，获取第一校准码。本发明中的器件，能够实现快速高精度转换。

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及到一种逐次逼近型模数转换器和一种逐次逼近型模数转换器的校准方法。

背景技术

逐次逼近模数转换器(Successive Approximation Register ADC，SAR ADC)因其具有面积小、功耗低的性能特点，广泛应用于航空航天、无线传感以及生物医疗等领域的电力电子设备中。由于工艺、温度、电压等影响，逐次逼近模数转换器中电容阵列各位电容权重之间出现失配，使得逐次逼近模数转换器难以满足高精度需求。因此，对于逐次逼近模数转换器中电容阵列的失配校准成为该领域的一个研究重点。

现有SAR ADC的校准方案通常是基于LMS算法收敛的数字校准技术，这种校准算法设计较复杂、具有占用芯片面积较大、功耗高、算法收敛时间长、算法收敛过程易受环境干扰而影响转换精度等问题，且随着SAR ADC精度的增加，二进制权重DAC的电容值呈指数增长，这一步降低了SAR ADC的速度，增大了芯片面积。

发明内容

因此，为了解决现有技术中的SAR ADC具有运算速度较慢、转换精度较低的上述问题，本申请提供了一种具有三段式电容阵列结构的高精度逐次逼近型模数转换器及其校准方法。

为此，根据第一方面，本发明提供了一种逐次逼近型模数转换器，包括：

比较器；

数模转换器，包括分别接入比较器的第一输入端和第二输入端的第一电容阵列和第二电容阵列；

逻辑控制器，与比较器的输出端以及数模转换器相连接，用于根据比较器的输出结果控制数模转换器中各电容的第一极板和第二极板的连接；

第一电容阵列和第二电容阵列的结构相同，均包括：

采样电容阵列，包括依次连接且其电容权重值依次增大的第一权重电容阵列、第二权重电容阵列和第三权重电容阵列，第一权重电容阵列、第二权重电容阵列和第三权重电容阵列之间串联有桥接电容；第三权重电容阵列中的权重电容的第二极板采样输入电压，且采样电容阵列中各权重电容的第一极板和第二极板均可连接至共模电压；

校准电容阵列，串联一单位电容后连接至第三权重电容阵列和第二权重电容阵列之间；且校准电容阵列与第一权重电容阵列以及第二权重电容阵列结构相同；

数模转换器具有第一电容阵列和第二电容阵列中各电容的第一极板和第二极板均连接至共模电压后，第三权重电容阵列中各权重电容的第一极板与共模电压断开，以获取比较器失调电压的第一校准模式；逻辑控制器用于控制校准电容阵列中各校准电容的第一极板和第二极板的连接以不断逼近比较器失调电压，获取第一校准码。

进一步地，采样电容阵列还包括：

三个动态误差补偿电容，其分别设置于第一权重电容阵列、第二权重电容阵列和第三权重电容阵列内；动态误差补偿电容的连接结构与对应的权重电容阵列中的权重电容的连接结构相同；

两个哑铃电容，分别设置于第一权重电容阵列和第二权重电容阵列内，哑铃电容的第一极板与对应权重电容阵列中的权重电容共节点，第二极板连接至共模电压；