[发明专利]一种支持数据在线重组的DMA访存方法及装置

说明书

本发明公开了一种支持数据在线重组的DMA访存方法及装置，涉及数据处理技术领域，包括：DMA引擎收到DMA传输指令时，判断DMA传输指令中是否有数据重组指示，若是则获取数据传输方向以及数据重组参数信息；DMA引擎将收到的DMA指令解析并拆分为访问请求发送至传输方向上游存储；DMA引擎收到上游存储发来的访问响应数据时，将响应数据重组存放于DMA引擎内部的数据缓冲中；当数据缓冲收齐本次DMA传输指令中的所有数据，按照DMA传输指令中的数据重组参数，以重组后的格式转发给下游存储。本发明支持数据在线重组，使得数据重组过程对运算核心透明，为程序员编程提供便利性和灵活性，降低数据格式转变的实现代价和功耗。

技术领域

本发明涉及数据处理技术领域，特别是涉及一种支持数据在线重组的DMA访存方法及装置。

背景技术

随着科学技术的飞速发展，出现了面向不同应用领域、需要满足不同特定应用需求的专用处理器。这些应用课题通常包含大量的数据简单运算重组操作，如数据的求和、求最大/小值、位操作等操作。

近年来的处理器设计中，不再采用传统的多级片内缓存体系，转而采用结构更为简单高效的片上局部存储器机制：利用直接存储器访问DMA直接将外部存储器中的数据搬移到片上局部存储器中；运算单元从局部存储器取出数据，进行格式转换至满足运算部件的加载要求后，再进行后续运算。例如中国专利发明专利CN101127018A公开了一种片上DMA结构及其实现方法，片上DMA结构包括DMA寄存器组，优先级仲裁单元，DMA数据缓冲寄存器，中断设置和接收单元，加/减1控制逻辑，片上DMA用于存储器与存储器之间数据传输的通道数据传输的宽度为32位，由于有其独立的内部地址和数据总线支持，所以可以实现CPU与DMA控制器的操作并发进行，且DMA传输速率与CPU相匹配；独立的地址加/减1模块控制源与目的地址寄存器和传输个数的自动增减；DMA内部有两种优先级判断模式，该DMA实现方法可广泛地应用于高性能处理器的设计中，结构简单、可靠。

然而，上述片上DMA访存方式仍然存在以下缺点：现有处理器芯片的DMA传输机制与数据重组过程各是两个独立的过程和逻辑，每个片上局部存储器均需要提供数据重组功能模块，数据转置过程需要从片上局部存储器读出原始数据，占用额外的处理时间，不仅影响流水性能，而且消耗一定的功耗。

因此，无论对于访存效率还是降低功耗而言，进行合理高效的数据在线重组的DMA访存方法都是非常有必要的。

发明内容

本发明的目的是提供一种支持数据在线重组的DMA访存方法及装置，无需在片上局部存储器处添加数据重组功能模块，可以支持数据在线重组，使得数据重组过程对运算核心透明，为程序员编程提供便利性和灵活性，提高数据访存效率，降低数据格式转变的实现代价和功耗。

根据本发明的第一方面，提出一种支持数据在线重组的DMA访存方法，包括：

DMA引擎收到DMA传输指令时，判断DMA传输指令中是否有数据重组指示，若是则获取DMA传输指令中的数据传输方向以及数据重组参数信息；

DMA引擎将收到的DMA指令解析并拆分为至少一个访问请求发送至传输方向上游存储；

DMA引擎收到上游存储发来的访问响应数据时，将响应数据存放于DMA引擎内部的数据缓冲中；

当数据缓冲收齐本次DMA传输指令中的所有数据时，对数据缓冲中的数据按照DMA传输指令中的数据重组参数进行重组，并将重组后的格式转发给传输方向下游存储。

进一步的，数据传输方向，包括：

从片上局部存储器传输至外部存储器和从外部存储器传输至片上局部存储器；

当数据传输方向为从片上局部存储器传输至外部存储器时，传输方向上游存储为片上局部存储器，传输方向下游存储为外部存储器；

当数据传输方向为从外部存储器传输至片上局部存储器时，传输方向上游存储为外部存储器，传输方向下游存储为片上局部存储器。