[发明专利]一种末级缓存Way分区控制系统及方法

说明书

本发明涉及一种末级缓存Way分区控制系统及方法。本发明的系统包括地址控制单元软件处理模块和地址控制信号处理模块，地址控制单元软件处理模块与地址控制信号处理模块连接。本发明为多核处理器SoC的末级缓存提供一种末级缓存Way分区控制实现方法，为多核处理器SoC的末级缓存Way分区提供一种灵活，可靠的解决方案，为同类产品的开发提供指导。

技术领域

本发明属于计算机技术领域，尤其涉及一种末级缓存Way分区控制系统及方法

背景技术

在多核处理器SoC中，为了解决缓存的容量和带宽问题，会采用多级缓存层次结构，末级缓存是SoC系统中一个可配置的独立的缓存。在不访问存储器的情况下，缓冲存储器数据和传输事务。末级缓存是存储层次结构中的最后一级缓存。

然而大多数情况下，末级缓存都是被多个处理器核共享，多个并行执行的任务对末级缓存产生竞争形成干扰，并且干扰的随机性很大，不仅影响了系统的公平性和服务质量，还降低了缓存的利用率，损害了系统的整体性能。

发明内容

为解决背景技术中存在的技术问题，本发明提供一种末级缓存Way分区控制系统及方法，为多核处理器SoC的末级缓存提供一种末级缓存Way分区控制实现方法，为多核处理器SoC的末级缓存Way分区提供一种灵活，可靠的解决方案，为同类产品的开发提供指导。

本发明的技术解决方案：本发明为一种末级缓存Way分区控制系统，其特殊之处在于：所述系统包括地址控制单元软件处理模块和地址控制信号处理模块，地址控制单元软件处理模块与地址控制信号处理模块连接。

进一步的，地址控制单元软件处理模块包括多组末级缓存Way分区寄存器信息。

进一步的，地址控制信号处理模块接有末级缓存控制器。

进一步的，地址控制单元软件处理模块中，软件通过配置总线配置地址控制单元软件处理模块中的末级缓存Way分区寄存器信息，经地址控制单元软件处理模块处理，输出地址控制信号到地址控制信号处理模块。

进一步的，末级缓存Way分区寄存器信息包含末级缓存Way分区的起始地址和终止地址寄存器信息；地址控制信号包含末级缓存Way分区地址范围信息，最多支持40位地址总线。

进一步的，地址控制信号处理模块通过对接收来自地址控制单元软件处理模块中的地址控制信号，和来自外部输入的awaddr信号或araddr信号，进行转换以及优先级处理，输出Aw_Wayid_Ctrl信号或Ar_Wayid_Ctrl信号到末级缓存控制器。

进一步的，末级缓存控制器通过接收来自地址控制信号处理模块的Aw_Wayid_Ctrl信号和Ar_Wayid_Ctrl信号，与自身配置的Way分区方式相匹配，则使能Way分区。

一种上述的末级缓存Way分区控制系统的方法，其特殊之处在于：该方法包括以下步骤：

1)软件通过配置总线配置地址控制单元软件处理模块中的末级缓存Way分区寄存器信息，经地址控制单元软件处理模块处理，输出地址控制信号到地址控制信号处理模块；

2)地址控制信号处理模块通过对接收来自地址控制单元软件处理模块中的地址控制信号，和来自外部输入的awaddr信号或araddr信号，进行转换以及优先级处理，输出Aw_Wayid_Ctrl信号或Ar_Wayid_Ctrl信号到末级缓存控制器；

3)末级缓存控制器通过接收来自地址控制信号处理模块的Aw_Wayid_Ctrl信号和Ar_Wayid_Ctrl信号，与自身配置的Way分区方式相匹配，则使能Way分区。

进一步的，步骤1)中，若软件不配置地址控制单元软件处理模块，则地址控制信号输出默认为40’h0。