[发明专利]一种使用FPGA模拟动态视觉传感器阵列的方法

说明书

本发明公开了一种使用FPGA模拟动态视觉传感器阵列的方法，该方法包括：基于第一数字电路对动态视觉传感器像素进行模拟；基于动态视觉传感器像素通过阵列布局构成动态视觉传感器阵列；基于动态视觉传感器阵列、数字电路和芯片接口构成动态视觉传感器系统；基于第二数字电路对动态视觉传感器系统进行模拟。本发明首先使用数字电路对DVS像素进行了模拟，接着通过数字电路对DVS像素共享行请求总线与事件状态总线的结构进行了模拟，最后描述了基于这种传感器阵列模拟方式的FPGA原型验证系统结构。解决了FPGA无法模拟动态视觉传感器阵列的问题，使得整个动态视觉传感器芯片可以在FPGA上进行验证以及原型系统的开发。

技术领域

本发明涉及动态视觉传感器的技术领域，具体涉及一种使用FPGA模拟动态视觉传感器阵列的方法。

背景技术

动态视觉传感器(Dynamic Vision Sensor，DVS)借鉴了高等生物视觉系统，其像素结构模仿了由视锥、ON与OFF型双极细胞和ON与OFF型神经节细胞组成的一条视觉通路，可以独立感受光强变化并产生输出。DVS像素阵列由一个个独立感光像素组成，每一个像素都在独立判断自身是否被激发，若被激发则产生一个ON事件或OFF事件，未激发则不产生任何输出。

动态视觉传感器像素结构如图1所示，其中光电转换单元将光电流转换成对数电压Vo1，变化检测单元通过开关电容放大器将对数电压Vo1的交流部分进行放大。变化检测单元的输出经由阈值比较器检测出ON事件与OFF事件。当像素产生ON事件或者OFF事件后，该像素会以开漏输出的形式驱动Rreq信号以产生输出请求。当像素得到应答后，ON信号与OFF信号被传递至Con与Coff输出端口上。完成事件的输出后，像素可以被Rrst信号复位。

动态视觉传感器架构如图2所示，DVS像素通过二维的方式构成了像素阵列。同一行像素的Rreq输出端驱动同一根信号Rreqn(n表示行号)，由于DVS像素的Rreq信号是开漏输出的，因此一整行中的任意一个像素产生事件都能将Rreqn信号拉低。同一列像素的Con与Coff输出驱动同一对信号Conm与Coffm(m表示列号)，由于DVS像素的Con与Coff的输出是由Rack信号控制的，因此只有被应答了的行的Con与Coff信号会被输出。一行中的像素共享Rack信号与Rrst信号。该像素阵列结构使得DVS像素事件的读出是以行为单位的。在DVS像素检测到光强变化超过判断阈值时，像素会向阵列控制器发出行事件输出请求(Rreqn)，阵列控制器对判定拥有优先输出权的行返回行应答信号(Rackn)。得到行应答信号的像素会将驱动Con总线与Coff总线，外围电路通过采样Con总线与Coff总线实现对该行DVS像素事件的读出。

在图2中，“动态视觉传感器阵列”是由二维排布的DVS像素构成的，属于模拟电路。“阵列控制器”应答来自动态视觉传感器阵列的行请求信号，并控制阵列完成DVS事件的读出，属于数字电路。阵列控制器之后的一系列处理电路(如事件流编码、降噪等)以及接口电路同样是数字电路。

在芯片验证中，在可编程门阵列(FPGA)平台对芯片进行验证是一个必要的步骤，同时，FPGA也是原型验证重要的媒介。然而，FPGA只能对数字电路进行映射，无法对模拟电路进行实现。由模拟电路构成的动态视觉传感器阵列限制了动态视觉传感器芯片在FPGA与部署。若不使用FPGA对进行仿真验证，动态视觉传感器只能使用基于数模混合电路传统仿真方法，这种仿真方法速度慢，对芯片一秒钟的工作情况进行仿真通常需要数日，无法在仿真阶段观察到芯片长时间工作的情况。

发明内容

本发明提供一种使用FPGA模拟动态视觉传感器阵列的方法，以解决现有技术中存在的上述问题。

本发明提供一种使用FPGA模拟动态视觉传感器阵列的方法，该方法包括：

S100，基于第一数字电路对动态视觉传感器像素进行模拟；

S200，基于动态视觉传感器像素通过阵列布局构成动态视觉传感器阵列；基于动态视觉传感器阵列、数字电路和芯片接口构成动态视觉传感器系统；